SoC Physical Design Engineer

소개

□ 회사소개 • 퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로, 글로벌 고객을 대상으로 초미세공정 기반 SoC 의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다. 2026 년 3 월, 삼성 파운드리 VDP(Virtual Design Partners)로 공식 선정되었으며, 이는 초미세공정 SoC 설계 및 Physical Implementation / Verification 역량을 글로벌 수준에서 인정받았음을 의미합니다. • 퀀터라인은 삼성 파운드리의 첨단 공정(2nm / 4nm / 5nm)을 기반으로 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업의 SoC 프로젝트를 수행하고 있으며, 단순한 Design Service Provider(DSP)가 아닌 실제 제품 수준의 SoC 문제를 해결하는 기술 중심 조직으로 운영되고 있습니다. 또한, 보스반도체의 SoC 설계 조직과 긴밀히 협업하여 설계–검증–Physical Design–PDI–고객 대응까지 SoC Full Value Chain 경험이 가능한 엔지니어링 환경을 제공합니다. • 현재 Mobility, Physical AI, High-Performance SoC 분야에서 글로벌 프로젝트를 수행하며 빠르게 성장하고 있습니다.

주요업무

• SoC Physical Design (Back-end) 설계 • P&R (Floorplan, Placement, CTS, Routing) 및 Timing Closure • Full-chip / Top-level Physical Design • Physical Verification (DRC / LVS) • Signoff Power Estimation / Analysis / Verification • On-chip PSI 분석 • Physical Design 관점 SoC 이슈 분석 및 PDI 참여 • 보스반도체 설계 리더와 공동 문제 해결 • 글로벌 고객 기술 이슈 대응

자격요건

• Physical Implementation (Floorplan & P&R) 실무 경험 • Physical Verification (Sign-off DRC / LVS) 경험 • CPU / GPU Hardening 경험 • SoC 또는 ASIC Physical Design 경험 • P&R 및 PV 에 대한 이해 • ASIC / SoC 설계 Flow 이해 • Multi-Power / Low Power (UPF) 이해 • TCL 또는 Python Script 활용 경험 • 유관 분야 경력 3 년 이상

우대사항

• Full-chip Physical Design 경험 • Full-chip Physical Verification 경험 • Script 작성 능력 • PSI 분석 경험 • Advanced Node 프로젝트 경험

혜택 및 복지

• 유연한 출퇴근 시간 • 능력별 Stock Option 부여 • 조식, 중식, 석식 제공 • 간식 / 커피 무제한 제공 • 최적의 개발환경제공(듀얼 모니터/HPC서버) • 허리건강을 위한 모션데스크 지원 • On-site 외국어 학습지원 • 기술도서 구매지원 • 건강검진프로그램 제공