STA Engineer - CPU Team

담당업무

• 고주파 CPU/APU 코어의 정적 타이밍 분석 및 타이밍 클로저

• SS, TT, FF, FS, SF를 포함한 PVT 코너 타이밍 사인오프

• RTL 동결부터 테이프아웃까지 setup, hold, transition 위반 해결

• 복잡한 클록 아키텍처의 SDC 타이밍 제약 개발 및 유지

• 크리티컬 패스 분석·최적화와 타이밍 ECO 수행

• 공정 변동, 전압 강하, 에이징, 온도 구배, OCV를 반영한 타이밍 마진 정의

• STA/SSTA, AOCV/POCV/SOCV, IR drop 분석 및 전압 인지형 타이밍 클로저

• 타이밍 수율 및 민감도 분석, PBA·GBA·몬테카를로 시뮬레이션

• 주파수·전압 가드밴드 분석 기반 빈닝 전략 수립

• RTL 설계, 물리 설계, 검증, 수율 엔지니어링 팀과 협업

자격요건

• 고성능 디지털 설계 Static Timing Analysis 경험

• CPU, GPU 또는 고주파 ASIC 설계 경험

• 복잡한 SoC의 다중 테이프아웃 타이밍 클로저 리딩 경험

• setup, hold, transition 분석 역량

• 멀티 모드·멀티 코너 클록 제약 및 PVT 분석 역량

우대사항

• 합성, 배치배선 또는 타이밍 클로저 등 물리 설계 경험

• Synopsys Fusion Compiler, Cadence Innovus/Genus 사용 경험

• 플로어플래닝, 배치 최적화, 라우팅 영향 분석 경험

• CTS 레시피 정의 및 H-tree, X-tree, fishbone, mesh 알고리즘 이해

• 클록 버퍼 사이징, useful skew, CCOpt 최적화 경험

• Synopsys Design Compiler, IC Compiler II, PrimeTime SI/PX 경험

• 타이밍 예측·최적화에 머신러닝 적용 경험

• FinFET, GAA, 3D IC 및 칩렛 기반 타이밍 분석 이해

• STA와 SPICE 간 타이밍 상관관계 분석 및 표준 셀 특성화 경험

근무환경

• 하이브리드 근무

• RTL 설계, 물리 설계, 검증 및 수율 엔지니어링 조직과 협업

마감기한

상시채용