PLL Design/ Integration Staff Engineer - Adaptive Computing Group

담당업무

• FPGA 제품용 아날로그·혼합신호 PLL 블록 설계 및 통합

• VCO, charge pump, divider, PFD, loop filter, LDO, phase interpolator, high-speed divider 통합

• Integer-N, fractional-N, all-digital PLL 등 PLL 토폴로지 통합

• 전력, 면적, 지터, 주파수 범위 사양 충족을 위한 제품 수준 최적화

• 고급 공정 노드의 self-heating, electromigration, VCO 선형화, 디바이스 노이즈 문제 해결

• PD 엔지니어가 제작한 레이아웃의 floor planning, matching, 기생성분 최소화 검증

• 실험실에서 PLL bring-up 및 첨단 장비를 활용한 성능 특성화

• Vivado 또는 유사 도구와 플로우를 활용한 시스템 수준 시뮬레이션 및 FPGA 환경 검증

자격요건

• IC 설계 및 반도체 제조 기초 지식

• 아날로그·디지털 IP 통합 경험

• 칩 설계, 실리콘 공정, 패키징 기술 이해

• 소자 물리, 신뢰성, 실리콘 칩 제조 이해

• 적응형 컴퓨팅 아키텍처와 포스트실리콘 검증·특성화에 대한 관심

• 협업 및 부서 간 커뮤니케이션 역량

• 분석적 문제 해결 능력

우대사항

• Fractional-N PLL, ADPLL 또는 sub-sampling PLL 설계 경험

• LDO, bias generator, operational amplifier 등 아날로그 블록 지식

• 디지털 설계 및 디지털 검증 경험

• SystemVerilog 모델링 경험

• PLL, DLL, CDR을 포함한 클록 합성 및 복구 기술 지식

근무환경

• 하이브리드 근무

• 기능 아키텍처, programmable fabric, integration, 소프트웨어 팀과의 협업

• 글로벌 Clock/PLL 팀에서의 협업 환경

마감기한

상시채용