Senior Engineer, Analog Design Engineering

담당업무

• 사양에 맞는 트랜지스터 수준 회로 설계

• 트랜지스터 수준 및 behavioral 수준 시뮬레이션을 통한 설계 검증

• 회로 레이아웃 감독

• 최상위 검증을 위한 AMS 시뮬레이션

• Simplis, Verilog-A 또는 Verilog-AMS를 활용한 DC-DC 스위칭 레귤레이터 동작 모델링

• Verilog RTL 이해 및 회로 문서와 테스트 계획 작성

• 테스트 엔지니어와 테스트 계획 확정 및 DFT 설계

• 실험실에서 회로 성능 검증

자격요건

• 아날로그·혼합신호 설계 경험 3년

• bandgap, 연산증폭기, comparator, relaxation oscillator, PLL, 피드백 및 보상기법에 대한 지식

• 영어 작문 및 구두 의사소통 능력

• 팀워크 역량

우대사항

• buck, boost, buck-boost, charge pump, LDO 등 DC-DC topology 지식

• Cadence 설계환경 및 혼합신호 시뮬레이션 능숙

• Simplis 능숙

• Verilog-A, Verilog-AMS 또는 WREAL 모델링 지식

• Verilog 하드웨어 기술 언어 지식

• Python, shell scripting 등 스크립팅 언어 지식

복리후생

• 지속적인 학습 기회

• 업계 전문가의 멘토링

• 경쟁력 있는 보상 및 복리후생

• 일과 삶의 균형

근무환경

• 협업적이고 혁신적인 팀 환경

• 기술 성장과 전문성 개발 지원

• 1st Shift/Days 근무

마감기한

2026년 12월 31일 23:59까지