Principal Engineer, Analog Design Engineering

담당업무

• 아날로그·혼합신호 IC 제품 개발 리드

• 아키텍처 탐색, 트랜지스터 수준 구현, 설계·검증 기법과 툴·플로우 활용

• 기능·전력·효율·정확도·대역폭·안정성·타이밍·비용 목표를 충족하는 제품 설계

• Switching regulator, LDO, charge pump 및 switched-capacitor converter 설계·검증

• Simplis, Verilog-A, Verilog-AMS를 활용한 DC-DC switching regulator 모델링

• 폐루프 제어 아키텍처, 보상 전략, 루프 안정성 및 과도응답 최적화

• 저전력·고속 과도응답·고효율 전력 설계 개선

• 전력 블록의 bring-up, 실리콘 디버그 및 공정·전압·온도 변화에 따른 최적화

• 고객 협업을 통한 기술적 타당성 검토와 신규 제품 콘셉트 사업성 개발

• 설계·테스트·애플리케이션·마케팅 엔지니어와 시스템 정의 및 아날로그 블록 사양 수립

• 블록을 대형 혼합신호 시스템에 통합

• IC 레이아웃·패키징·PCB 설계·레이아웃·랩 평가·생산 테스트에 대한 기술 감독 및 지원

• 멘토링, 기술 리더십 및 엔지니어링 인재 육성

• AI 도구·기법을 활용한 설계 자동화·최적화·모델링 워크플로 개선

• 아날로그 설계·검증 방법론 개선을 통한 출시 기간 및 비용 절감

자격요건

• MSEE 또는 전기공학 박사 학위

• 아날로그·혼합신호 IC 설계자 경력 최소 12년

• 아날로그·혼합신호 회로 설계·레이아웃 기법, 툴·플로우 및 반도체 소자 물리 전문 지식

• Switching regulator, LDO, charge pump, 피드백·제어 루프를 포함한 전력관리 IC 개발 경험

• 증폭기, 데이터 컨버터 ADC·DAC, PLL, bandgap reference, 바이어싱 회로 등 아날로그 회로 설계 기초 지식

• Cadence 설계 환경 및 혼합신호 시뮬레이션 숙련

• Simplis 숙련

• 분산된 글로벌·다기능 팀과 협업할 수 있는 커뮤니케이션 역량

• 회로 블록 또는 전체 시스템을 아키텍처·설계부터 실리콘 검증·제품 디버그까지 독립적으로 주도하는 역량

• 복잡한 SoC 환경에서 전력관리 및 아날로그 IP 통합 경험 우대

• Verilog 하드웨어 기술 언어 지식 우대

• 설계 생산성 향상을 위한 AI 지원 도구 경험 또는 인식 우대

근무환경

• 주간 근무

• 출장 없음

기타사항

• 기술 데이터 접근이 필요한 경우 미국 수출 허가 검토 절차가 적용될 수 있음

• 미국 시민권자·영주권자 및 관련 보호 대상자를 제외한 지원자는 수출 허가 검토 절차를 진행할 수 있음

• 인종·종교·성별·장애·국적 등과 관계없이 기회를 제공하는 평등고용 원칙

마감기한

2027년 2월 28일 23:59까지