Senior SerDes & Analog Layout Design Engineer

담당업무

• D2D SerDes 및 아날로그·혼합신호 IP의 물리 구현

• 아날로그 프런트엔드 플로어플래닝 및 통합

• 대칭 배치, 커먼 센트로이드, 인터디지테이션, 더미 구조, 실드, 가드링을 활용한 매칭·기생성분 제어

• DRC, LVS, ERC, 안테나, 밀도, 추출 검토, EMIR 및 신뢰성 분석 기반 물리 검증과 사인오프

• GDS/OASIS, LEF 추상화, 통합 뷰, 인터페이스 문서, 사인오프 패키지 작성

• SKILL, TCL, Python 등을 활용한 아날로그 레이아웃 방법론·자동화 플로우 개선

• 회로 설계, 신호 무결성, 패키지, ESD, CAD, 파운드리, 신뢰성, SoC 팀과의 협업

• 레이아웃 리뷰, 기술 조율, 이슈 해결, 엔지니어 멘토링 및 기술 상태·위험·트레이드오프 공유

자격요건

• 고속 SerDes 및 아날로그·혼합신호 회로의 물리 구현 경험

• advanced-node 공정에서의 트랜지스터 레벨 매칭 중심 레이아웃 경험

• Cadence Virtuoso 및 Siemens/Mentor Calibre 사용 경험

• DRC, LVS, ERC, 안테나, 레이아웃 추출 및 물리 사인오프 이해

• 아날로그 매칭, 대칭, 레이아웃 의존 효과, 공정 구배, 커플링, 차폐, 절연 및 기생성분 최적화 이해

• Microsoft Cloud Background Check 통과 및 수출통제 정보 접근 자격 확인

우대사항

• UCIe, BoW 또는 자체 D2D 링크 구현 경험

• 첨단 패키징과 칩렛 통합, 범프·마이크로범프, ESD, 전력 공급, 신호 무결성 경험

• EMIR 및 신뢰성 사인오프 도구 Ansys Totem 또는 Cadence Voltus 경험

• Cadence APR 플로우와 아날로그·혼합신호 IP 및 디지털 로직 통합 경험

• FinFET, Gate-All-Around 및 5nm, 3nm 이상 공정 경험

• 여러 엔지니어 또는 외부 파트너가 개발한 아날로그 서브시스템의 조립·검증 리딩 경험

• 분산 팀, 계약업체, 벤더 또는 디자인 서비스 파트너와의 기술 실행 관리 경험

• 기술 리뷰 주도, 엔지니어 멘토링 및 복잡한 레이아웃 문제 해결 경험

보상

• 미국 전역 기준 기본급 연 USD 119,800~234,700

• 샌프란시스코 베이 지역 및 뉴욕 대도시권 기본급 연 USD 160,200~261,000

• 일부 포지션의 복리후생 및 기타 보상 가능

마감기한

채용시 마감