Sr. Design Verification Engineer

담당업무

• C++ 기반 CPU 수준 테스트벤치 인프라 개발 및 유지보수

• CPU 서브시스템과 코어 수준 검증을 지원하는 확장 가능한 검증 환경 구축

• C++, SystemVerilog, UVM 기반 테스트와 컴포넌트 작성 및 개선

• 설계·검증·디버그 팀과 협업하여 테스트벤치 및 설계 이슈 디버깅

• 소프트웨어 모델과 분석 도구를 활용한 문제 분석

• 검증 품질 지표 관리 및 커버리지 클로저 기여

• 테스트벤치 인프라와 전체 검증 워크플로 통합

• AI 기반 개발·디버그 등 현대적 방법론을 적용해 검증 효율 개선

자격요건

• C/C++ 프로그래밍 및 소프트웨어 개발 역량

• 검증 테스트벤치 구축 또는 유지보수 경험

• CPU 또는 프로세서 마이크로아키텍처 이해

• CPU·메모리·네트워킹 등 설계 검증 경험

• SystemVerilog 및 UVM 경험

• Verilog 등 RTL 설계 이해

• Python·Perl 등 스크립팅 경험

• 명확한 커뮤니케이션과 분석적 사고

• 글로벌 분산 엔지니어링 팀과의 협업 역량

• 비자 스폰서십 미제공

근무환경

• 글로벌 분산 엔지니어링 팀과 협업

• 공유 인프라를 지원하는 빠르고 팀 중심적인 업무 환경

• 협력적이고 포용적인 조직 문화

• 하이브리드 근무

마감기한

상시채용