SoC Verification Engineer

담당업무

• UVM 기반 IP·block 및 SoC 수준 기능 검증

• MDV 방법론을 활용한 verification closure

• Testbench 아키텍처 설계 및 verification environment 구성 요소 구현

• ABV 기반 검증

• Simulation, emulation, FV 기반 검증

• Power-aware, X-propagation, meta-injection 기반 advanced simulation

자격요건

• Verilog 또는 SystemVerilog 이해 및 실무 경험

• 반도체, 컴퓨터 구조, 로직설계 관련 배경지식

• 프로젝트 팀 협업 역량

• 해외여행 결격사유가 없는 자

우대사항

• UVM 기반 설계검증 경험

• 영어 speaking 중심의 원활한 소통 및 외국인과의 협업 능력

• 기한 내 목표를 달성하는 실행력

• 새로운 방법론 수용 및 변화·혁신을 통한 업무 개선 역량

보상과 복리후생

• 연봉 협의

• 일 3식 식사 제공

• 성과급

• 스톡옵션

• 건강검진 프로그램

• 한국인 임직원 주 2회 영어 수업 및 외국인 임직원 한국어 수업

• 1시간 단위 시간차 휴가

• 음료·커피·차 및 간식 제공

• 사내 Gym 이용

• 듀얼 모니터 및 HPC 서버 제공

전형절차

1. 서류 심사 및 전화 스크리닝

2. 1차 대면 면접: 인성 면접, 직무 면접, 본인 소개 발표, 팀 면접

3. 코딩 테스트: SW팀에 한함

4. 2차 면접: 화상 또는 대면 선택

5. 결과 발표 및 입사 서류 안내

6. 입사 OT

근무환경

• 07시~10시 유연한 시차 출근제

• 매월 마지막 금요일 12시 퇴근 가능한 패밀리 Day

• 멘토·멘티 운영

• 사내동호회 운영

마감기한

2026년 9월 20일 23:59까지