반도체 회로 설계 개발자(3년이상)

담당업무

• C/C++ 또는 Verilog HDL을 활용한 RTL 블록 설계

• RTL 블록 통합 및 검증

• AI엔지니어와 협업해 알고리즘의 RTL 구현 검토 및 최적화

• Super-Resolution AI Network의 RTL 구현 및 area·performance 설계

• AXI interface 기반 메모리 데이터 입출력 DMA block 설계

• RTL의 칩·보드 수준 검증 지원 및 소프트웨어 엔지니어 협업

자격요건

• C/C++ 및 Verilog HDL 활용 역량

• C/C++ 알고리즘을 Verilog HDL 설계사양으로 구현하는 능력

• printf뿐 아니라 디버거를 활용한 디버깅 역량

• Discrete Cosine Transform 수준의 복잡도를 가진 알고리즘 이해 및 설계 역량

• Shell 또는 Python 프로그래밍 가능

• 솔직하고 명확한 의사소통

우대사항

• 동영상 코덱 또는 영상처리 관련 프로젝트 경험

• 상용 또는 양산 칩 설계 프로젝트 경험

• 병역특례

전형절차

1. 서류전형

2. 직무 인터뷰

3. 처우협의 및 입사일 조율

4. 최종 합격 및 입사

지원방법

• 자유양식 이력서 필수

• 포트폴리오 선택 제출

• PDF 형식 권장

• 연봉·신체 정보·가족 사항·주민번호 등 민감한 개인정보 제외

• 이력 및 경력 사항에 따라 일부 과정 생략 또는 추가 가능

복리후생

• 점심비 지원, 최대 12,000원

• 자기개발·여가·취미 활동용 복지포인트, 연 최대 100만원

• 경조사 지원

• 명절 및 기념일 선물

• 연 1회 종합건강검진 지원, 100만원 상당

• 업무 관련 도서 및 외부 교육 지원

• 팀활동비 지원

• 스카우트 리워드

근무환경

• 유연 근무 및 자율 휴가제 운영

• 정해진 근무시간 없이 자율 출퇴근

• 법정 휴가 외 일정에 맞춘 휴가 사용

• 업무환경 지속 개선

• 팀의 원활한 협업과 소통 지원

마감기한

2026년 11월 6일 23:59까지