[HW] Mixed-Signal IP Design Engineer

담당업무

• PLL, DLL, LDO, ADC/DAC 및 고속 인터페이스(SerDes) 등 주요 혼성 신호 IP 설계 및 개발

• PVT 코너 전반의 성능 보장을 위한 회로도 설계, 시뮬레이션 및 레이아웃 후 검증 수행

• 플로어플래닝, 매칭 및 기생 성분 감소 최적화를 위한 레이아웃 엔지니어와의 협업

• 설계 사양 대비 IP 성능 검증을 위한 실리콘 칩 브링업 및 특성 분석 지원

• 원활한 IP 매크로 통합 및 탑레벨 검증을 위한 SoC 통합 팀과의 협업

자격요건

• CMOS 공정 기술 및 아날로그 설계 기초에 대한 깊은 이해

• Cadence Virtuoso, Spectre, Hspice, FineSim 등 업계 표준 EDA 툴 활용 능력

• 혼성 신호 IP(PLL, 데이터 컨버터 또는 전력 관리 유닛) 설계 및 테이프아웃 유경험자

• 트랜지스터 레벨의 복잡한 혼성 신호 이슈 디버깅을 위한 분석 역량

우대사항

• FinFET 공정 노드(14nm, 7nm, 5nm 등)를 이용한 설계 및 검증 경험

• 고속 신호 처리 및 SerDes 아키텍처(PCIe, MIPI, DDR 인터페이스) 전문성

• Verilog-A 또는 SystemVerilog를 이용한 행동 모델링 숙련도

• Python, Perl, Tcl을 이용한 설계 플로우 자동화 능력

• 반도체 산업 또는 AI 하드웨어 가속기 스타트업 근무 경험

복리후생

• 모든 정규직 입사자 대상 연봉 수준의 스톡옵션 부여

• 최신 사양 장비 제공(최신 노트북, 모션 데스크, 모니터암, 듀얼 모니터 등)

• 삼시세끼 식사 지원(아침, 점심, 저녁)

• 사내 카페 무제한 간식 제공(스낵, 아이스크림, 음료 등)

• 사우나 포함 피트니스 비용 지원

• 연 1회 종합건강검진 지원(배우자 포함)

• 생일, 결혼기념일, 크리스마스 이브 축하금 및 조기 퇴근

• 명절 상여금 지급

• 경조휴가 및 경조금 지원

전형절차

1. 서류전형

2. 전화 인터뷰(필요 시)

3. 기술 면접

4. 조직문화 적합성 면접

5. CEO 면접

6. 레퍼런스 체크 및 처우 협의

7. 최종 합격

기타사항

• 입사 지원서 및 제출 서류에 허위 사실이 발견될 경우 채용이 취소될 수 있음

• 3개월의 수습 기간 적용(급여 및 복지 차등 없음)

마감기한

상시채용