RTL Design Engineer

담당업무

• 제품 탐색부터 아키텍처, 구현, 프로토타이핑, 검증 및 지원까지 제품 개발 전 과정 참여

• IP 아키텍처 정의와 개별 IP 또는 IP 서브시스템의 u-Architecture 개발

• IP 설계·개발 계획 평가 및 실행

• RTL 설계, IP 통합 및 문서화

• 프런트엔드 개발부터 제품화 및 ASIC화까지 크로스펑션 IP 팀 리딩

• u-Architecture 및 구현 리뷰 참여와 시니어 기술 검토

• 컴플라이언스 및 상호운용성 테스트를 포함한 종합 테스트 계획 수립

• 설계 구현 및 검증 계획 검토와 피드백 제공

• 주니어 엔지니어 기술 멘토링

• 개발 조직 내 기술 프로젝트 진행 상황 공유 및 이해관계자 협업

자격요건

• 복잡한 하드웨어와 IP 아키텍처, 디지털 설계 및 검증에 대한 관심

• 팀 협업 및 다국적 사이트·시간대 엔지니어와의 협업 역량

• 강한 분석력과 문제 해결 능력

• Verilog RTL 설계 경험

• VCS 시뮬레이션 도구 및 Perl/Shell 스크립팅 경험

• Silicon IP 개발 프로세스와 방법론 경험

• Design for Test 방법론 경험

• 복잡한 실리콘 테이프아웃 참여 실적

• PCIe, Full featured DMA, NVMe 기반 Storage IP, Ethernet·TCP/IP·RDMA IP 등 선도 IP 개발 경험

• 뛰어난 구두 및 서면 커뮤니케이션 역량

• 복잡한 문제에서 다양한 요인을 심층 분석하는 역량

• 리더십과 영향력을 통해 여러 개인 및 그룹에서 결과를 이끌어내는 역량

전형절차

• 지원자의 선별·평가·선정 과정에서 인공지능을 활용할 수 있음

• 채용 전 과정에서 관련 법률에 따른 지원자 편의 제공

• 연령, 인종, 성별, 장애 등 법으로 보호되는 특성과 관계없이 자격을 갖춘 지원자 검토

마감기한

상시채용