해상용 레이다 스캐너 신호처리(FPGA) 엔지니어(5년 이상)
공고 요약
담당업무
레이다 베이스밴드 신호처리 구현
SSPA 레이다 기반 펄스 압축, FFT, 도플러 처리
FPGA RTL(Verilog/VHDL) 설계 및 검증
해수면·우천 클러터 제거와 CFAR 기반 표적 탐지
ADC/DAC 제어 및 RF Front-end 타이밍 동기화
JESD204B 등 고속 시리얼 인터페이스 설계
안테나 회전·방위각 동기화
Gigabit Ethernet 및 제어 통신망 구성
로우 데이터 기반 신호처리 파라미터 튜닝 및 성능 최적화
자격요건
전자·전기·컴퓨터·통신공학 관련 역량
FPGA 기반 디지털 회로 및 DSP 설계 실무 경험
Verilog 또는 VHDL 기반 FPGA RTL 설계·검증
디지털 신호처리 이해 및 구현 경험
ModelSim, Vivado, Quartus 활용
오실로스코프·로직 애널라이저 활용 디버깅 경험
우대사항
SSPA 및 FMCW/Pulse 레이다 신호처리 개발 경험
선박용·방산용 레이다 또는 LiDAR 개발 경험
NMEA 0183/2000 선박 표준 통신 프로토콜 파싱·연동 경험
SOLAS 선박용 통신·항해 장비의 IMO·IEC 규칙 시험 대응 경험
전형절차
서류전형
1차면접
최종합격
마감기한
상시채용
에코트로닉스 지원하기 전 이력서 Check
시간이 없다면 AI와 한번에 수정해보세요
공고 원문
주요업무
[서비스 소개] 에코트로닉스(주)는 선박 항해 전자기기를 제조하여 전량 수출하는 36년 경력의 기업으로, 이번 채용의 필요한 직무는, 레이더 베이스밴드 신호처리 구현, RF/고속 인터페이스 연동, 시스템 제어 및 데이터 통신 등 디지털 신호처리에 대한 깊은 이해 및 설계 실무 경력 5년 이상으로 선박자율운항 프로젝트 목표로 함께 성장할 개발자를 모시고자 합니다. [주요업무] 레이다 베이스밴드 신호처리 구현 : SSPA 레이다 특성에 맞춘 펄스 압축(Pulse Compression), FFT(고속 푸리에 변환), 도플러 처리 등 핵심 DSP 알고리즘의 FPGA RTL(Verilog/VHDL) 설계 및 검증 클러터 제거 및 표적 탐지 : 해수면 반사파(Sea Clutter) 및 우천 노이즈(Rain Clutter) 제거 필터링, CFAR(Constant False Alarm Rate) 알고리즘 적용을 통한 최적의 표적 추출 RF/고속 인터페이스 연동 : ADC/DAC 제어 및 RF Front-end와의 타이밍 동기화, 고속 시리얼 인터페이스(JESD204B 등) 설계 시스템 제어 및 데이터 통신 : 안테나 회전/방위각(Azimuth) 동기화 처리, 추출된 타깃 데이터 및 영상 데이터를 전시기로 전송하기 위한 이더넷(Gigabit Ethernet) 및 제어 통신망 구성 디버깅 및 최적화 : 해양 테스트 시 수집된 로우 데이터(Raw Data)를 바탕으로 신호처리 파라미터 튜닝 및 성능 최적화
자격요건
학력: 전자, 전기, 컴퓨터, 통신공학 등 관련 전공 학사 이상 경력: FPGA 기반 디지털 회로 및 신호처리(DSP) 설계 실무 경험 5년 이상 Verilog 또는 VHDL을 이용한 FPGA(Xilinx, Intel/Altera 등) RTL 설계 및 검증 역량 디지털 신호처리(Digital Signal Processing)에 대한 깊은 이해 및 구현 경험 ModelSim, Vivado, Quartus 등 개발 및 시뮬레이션 툴 활용 능력 오실로스코프, 로직 애널라이저 등 하드웨어 계측 장비를 활용한 펌웨어/하드웨어 연동 디버깅 경험
우대사항
SSPA 및 FMCW/Pulse 레이다 신호처리 개발 경험자 선박용 레이다, 방산용 레이다 또는 라이다(LiDAR) 등 공간 탐지 장비 개발 경험자 NMEA 0183/2000 등 선박 표준 통신 프로토콜 파싱 및 연동 경험자 SOLAS 선박용 통신/항해 장비의 IMO 및 IEC 규칙 시험(환경 및 성능) 대응 경험자
기술스택
Verilog
채용절차
서류전형 → 1차면접 → 최종합격 * 입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.
