반도체 회로 설계 개발자 (경력)

담당업무

• C/C++ 또는 Verilog HDL 기반 RTL 블럭 설계

• RTL 블럭 통합 및 검증

• AI·코덱 알고리즘의 RTL 구현 검토 및 최적화

• Super-Resolution AI Network RTL 구현 및 area·performance 최적화

• AXI 인터페이스 기반 메모리 데이터 입출력 DMA 블럭 설계

• 칩·보드 수준 RTL 검증을 위한 소프트웨어 엔지니어 지원

자격요건

• C/C++ 알고리즘을 설계 사양에 맞는 Verilog HDL로 변환하는 역량

• printf 및 디버거를 활용한 디버깅 역량

• DCT 수준 알고리즘 이해 및 설계 구현 역량

• Shell 또는 Python 스크립팅 가능

• 솔직하고 명확한 의사소통

우대사항

• 동영상 코덱 또는 영상처리 관련 프로젝트 경험

• 상용 양산칩 설계 프로젝트 경험

• 병역특례

복리후생

• 점심비 지원 최대 12,000원

• 자기개발·여가·취미 활동용 복지포인트 연 최대 100만원

• 경조사 지원 및 화환·경조비 지급

• 명절 및 기념일 선물

• 종합건강검진 연 1회 지원

• 업무 관련 도서 및 외부 교육 지원

• 팀활동비 지원

• 스카우트 리워드

• 업무환경 개선

• 자율 휴가 제도

근무환경

• 자율근무 운영

• 시간과 공간을 선택할 수 있는 유연 근무

• 자율 휴가 제도 운영

지원방법

• 자유양식 이력서 필수

• 포트폴리오 선택

• PDF 형식 권장

• 연봉·신체 정보·가족 사항·주민번호 등 민감한 개인정보 제외

전형절차

1. 서류전형

2. 1차 직무 인터뷰

3. 2차 코딩 테스트 및 적합성 인터뷰

4. 최종 합격 및 입사

마감기한

2026년 9월 9일 08:59까지