Physical Design Engineer

담당업무

• 대형 설계의 synthesis부터 place-and-route까지 전 과정 실행

• timing, physical verification, EMIR, formal equivalence, low-power verification을 포함한 signoff 완료

• SOC clock 구성 및 고속 clock construction, CTS 수행

• clock construction 및 관련 방법론 최적화를 위한 방법론 탐색

• RTL-to-GDS 구현을 포함한 Physical Design 업무 수행

• 데이터 기반으로 설계 도구, 플로우, 방법론의 구축·signoff·최적화 개선

• CAD, RTL/Design, DFT, Architecture, Power & Performance, Technology 팀 및 내외부 파트너와 협업

• 프로젝트 현황과 계획을 명확히 공유하고 기술 영역 전반의 전문성 발휘

자격요건

• 기술 엔지니어링 경험 또는 이에 상응하는 경험

• Microsoft Cloud Background Check 통과 필요

• 입사 또는 전환 시 및 이후 2년마다 Microsoft Cloud Background Check 진행

• 수출통제 대상 정보 접근 적격성 평가를 위한 시민권 또는 미국 거주·보호 신분 증빙 필요

• 해당 적격성 확인을 위해 유효한 여권으로 시민권 확인; 해당되는 경우 영주권자·난민·망명자는 다른 서류로 신분 확인 가능

우대사항

• 반도체 설계 경험

• 합성, floorplanning, place-and-route, extraction, timing, physical verification을 통한 설계 구현 경험

• 첨단 파운드리 공정 노드의 양산 silicon tape-out 경험

• SOC 저전력 설계 방법론 경험

• SOC 또는 subsystem의 전력·성능·면적(PPA) 설계 trade-off 이해

• 고속 설계를 위한 clock construction 전략 이해

• 중대형 SOC 블록의 Physical Design 실행을 end-to-end로 담당한 경험

• PD flow/CAD 및 PD methodology 팀과 협력해 PD TFM 이슈를 확인하고 해결한 경험

• 문제 해결 및 데이터 분석 능력

• 다양한 팀과 효과적으로 소통하고 협업하는 능력

보상

미국 기본 연봉 USD $102,100~$202,200; 샌프란시스코 베이 지역 및 뉴욕시 대도시권 적용 범위 USD $133,800~$219,200. 일부 직무는 복리후생 및 추가 보상 대상이 될 수 있음

마감기한

채용시 마감