Staff Engineer – SoC Design Verification

담당업무

• 복잡한 디지털 및 혼합신호 설계의 검증 전략 수립과 리딩

• UVM 기반 고도화 검증 환경 설계 및 구현

• 검증 요구사항과 사인오프 기준에 대한 설계팀 협업

• RTL 및 게이트 레벨 시뮬레이션의 복잡한 디버깅

• 기능 커버리지 및 코드 커버리지 클로저 추진

• 포스트 실리콘 검증 및 주요 이슈 대응

• 주요 고객 프로젝트의 기술 담당자 역할

• 주니어 엔지니어 멘토링 및 검증 방법론 도입 주도

자격요건

• SystemVerilog 및 UVM 전문 지식

• 종합적인 검증 계획 수립 및 커버리지 기반 검증 경험

• 혼합신호 설계 원리와 검증 방법론 이해

• 다중 설계 추상화 수준의 고급 디버깅 역량

• Cadence 및 Synopsys EDA 도구와 형식 검증 경험

• Python, Perl, TCL 또는 Shell 스크립팅 및 검증 자동화 경험

• SoC 검증 유스케이스 및 우수한 디버깅 역량

• 다양한 도메인의 팀과 협업해 DV 품질을 달성하는 역량

근무환경

• 1st Shift 주간 근무

• 업무 시간의 10% 출장

• 협업과 혁신을 중시하는 팀 환경

• 기술 전문성 향상과 지속적인 성장을 지원하는 문화

• 기술 데이터 접근 직무의 수출 허가 심사 가능성

마감기한

상시채용