DFT Design Engineer

담당업무

• ASIC DFT 기능 RTL 개발 및 아키텍처·설계 플로우 자동화 사양 반영

• DFT RTL 통합, 삽입, 합성, 등가성 검사, 타이밍 분석 및 제약조건 정의

• RTL 및 GLS에서 DFx 로직 검증, ATPG와 Scan GLS 수행

• CAD 소프트웨어·스크립트·지원 기술 개발

• 스캔 삽입, ATPG 검증 및 테스트 패턴 생성

• 첫 실리콘 검증, 자격 검증 및 고장 분석을 위한 DFT 기능 도입과 패턴 디버깅 지원

• 글로벌 설계 거점의 다기능 팀과 협업 및 일정 관리

자격요건

• DFT 기법(JTAG/IEEE 표준, SSN, Scan, ATPG, Memory BIST/Repair, Logic BIST) 지식

• 스캔 압축 아키텍처, 스캔 삽입 및 ATPG 방법론 경험

• Verilog 시뮬레이터와 파형 디버깅 도구 활용 능력

• RTL 및 게이트 레벨 시뮬레이션 디버깅 능력

• UNIX/Linux 및 TCL, c-shell, Perl 등 스크립팅 언어 활용

• Verilog 설계 언어와 EDA 도구·방법론 이해

• 합성, 등가성 검사, 정적 타이밍 분석 관련 지식

• CPU, 메모리, I/O 컨트롤러 등 DFT/DFD 연계 기술 이해

• 강한 문제 해결 능력과 협업·커뮤니케이션 역량

마감기한

상시채용