[위성시스템부문]FPGA 로직 설계 엔지니어

소개

우주급 TDI(Time Delay Integreation) 이미지 센서를 활용하여 초고해상도 영상 정보를 획득하고 외부로 출력하는 FPA(Focal Plane Assembly)/FPU(Focal Plane Unit) 보드를 설계 및 구현하는 역할을 맡고 있습니다. FPGA 로직 설계를 중심으로 센서 인터페이스, 영상 처리, 고속 트랜시버 시스템까지 하드웨어 전 영역을 다룹니다.

주요업무

[FPGA 로직 설계] • Microchip/Xilinx FPGA 기반 영상 획득 시스템 로직 설계 및 구현 • 요구사항 분석부터 아키텍처 설계, 로직 코딩, 검증까지 전 주기 자립 수행 [영상 처리 / 압축] • FPGA 기반 실시간 영상 처리 및 데이터 압축 로직 구현 • TDI 센서 입력 데이터의 정렬 및 출력 파이프라인 설계 [프로토콜 브리지] • Raw 영상 데이터의 영상 프로토콜 변환(Frame Grabber) 설계 • MIPI, Camera Link, CoaXPress, 10GigE 등 다양한 출력 인터페이스 설계 [검증 및 프로젝트] • 로직 시뮬레이션 및 시스템 레벨 검증 수행 • 내부 팁 및 외부 기관과의 프로젝트 협업

자격요건

• 컴퓨터 아키텍처 및 하드웨어 시스템에 대한 기본적인 이해도 보유 • Vendor IP 활용 숙련자 (Xilinx / Microchip IP Core 등) • 고속 트랜시버(GTH, GTY, SerDes 등) 설계 및 실무 적용 능숙자 • 요구사항 분석부터 스케줄링, 파이프라인 설계, 구현, 검증까지 FPGA 로직 개발 전 주기를 독립적으로 수행 가능한 분 • FPGA 기반 영상 처리 및 데이터 압축 로직 설계 경험자(유료 IP구매 구현 포함) • 다양한 영상 프로토콜 및 Raw-to-Protocol 브리지(Frame Grabber) 설계 경험자

우대사항

• MIPI/Camera Link/CoaXPress/10GigE 등 영상 프로토콜 수신 및 송신 경험자 • Python/C 등을 활용한 하드웨어 검증용 테스트 프로그램 작성 능력 보유 • 시스템적 사고 능력 - 데이터 이동 경로와 통신 방식을 큰 틀에서 이해하고 설계에 반영 가능한 분 • 우주 환경 로직 설계 경험자 (SEU/SEL 대응, 방사선 내성 설계 등) • 새로운 기술에 대한 왕성한 호기심과 끊임없는 학습 의지를 보유하신 분

혜택 및 복지

[혜택 및 복지] • 급여 : 면접 후 결정 (경력/능력에 따라 업계 최고 대우 보장) • 복지 : 업계 최고의 동료 세미나, 학회 참여 지원 08시~10시 자율 시차출퇴근제 중식비 별도 지급 (월 25만원) 신규입사자 여름방학 3일 지급 전직원 연말 겨울방학 (크리스마스-신정 연휴) 지급