Quantum Systems Digital Design Engineer II

담당업무

• Verilog/SystemVerilog 기반 스트리밍·저지연 RTL 파이프라인 설계 및 구현

• 판독 분류기, 신드롬 집계, 양자 오류정정 디코더 커널 설계

• AXI4/AXI-Stream, JESD204(B/C), Aurora, Ethernet/UDP, PCIe 기반 고속 인터커넥트 설계

• SERDES 구성, 링크 초기화, 처리량·지연시간 튜닝

• MMCM/PLL 클록 트리, 지터 예산, 멀티도메인 타이밍 클로저, 비동기 FIFO, 메타안정성 분석

• 하드웨어·펌웨어·소프트웨어 경계 공동 설계 및 시스템 설계 리뷰 참여

• 시뮬레이션, 제약 랜덤 테스트, SV/UVM 기반 검증 및 보드 진단

• 오실로스코프, VNA, 로직 애널라이저, RF 장비를 활용한 랩 초기 구동 및 디버깅

• Vivado/Vitis 또는 Quartus/Prime 합성·구현, 타이밍 사인오프, Tcl/Python 스크립트 빌드 및 Azure DevOps CI/CD 통합

• 설계 문서, 인터페이스 사양, 초기 구동 가이드 작성과 코드·설계 리뷰 및 사후 회고

자격요건

• FPGA 기반 디지털 설계와 Verilog/SystemVerilog 또는 VHDL 실무 역량

• RTL 합성, 배치·배선, 정적 타이밍 분석 경험

• 저지연 스트리밍 데이터패스와 고속 클록 타이밍 클로저 경험

• 고속 I/O, 멀티기가비트 SERDES, 링크 초기화 및 오류 예산 분석 경험

• 클록·CDC, 멀티클록·멀티리셋 시스템 이해

• 시뮬레이션, 어서션, 테스트벤치 및 UVM 검증 역량

• ILA/ChipScope, 오실로스코프, 로직 애널라이저, RF 테스트 장비를 활용한 랩 디버깅 역량

• 하드웨어·소프트웨어 경계, DMA 성능 튜닝, 드라이버 인터페이스 및 계측 시스템 협업 역량

• Windows와 Linux, VS Code, Git/GitHub, Azure DevOps CI/CD, Tcl/Python 활용 능력

• Microsoft·고객·정부 보안 심사 및 클라우드 백그라운드 체크 통과 필요

• 수출 통제 대상 정보 접근을 위한 시민권, 영주권 또는 기타 보호 신분 확인 필요

우대사항

• Xilinx/AMD UltraScale+, Versal, RFSoC 또는 Intel 플랫폼 기반 생산 FPGA 설계 경험

• DSP, 필터링, 분류 또는 디코더형 저지연 데이터패스 구현 경험

• RFSoC 데이터 컨버터 및 JESD 링크 경험

• CPU/GPU와의 이기종 공동 처리 경험

• 그래프·Union-Find·MWPM·LDPC 계열 디코더 가속 경험

• HLS C/C++ 커널, 혼합 HLS/RTL 시스템 및 형식 검증 경험

• 신호 처리·제어 또는 양자 제어·판독 개념 이해

• AI 도구를 활용한 하드웨어 개발 및 AI 에이전트·코파일럿 구축 경험

보상

• 미국 기준 기본 연봉 USD 102,100~202,200

• 샌프란시스코 베이 지역 및 뉴욕 대도시권 기본 연봉 USD 133,800~219,200

• 일부 포지션의 복리후생 및 기타 보상 가능

근무환경

• 양자 물리학자, 시스템 소프트웨어, RF/EE, 제조·생산 조직과 협업

• 고성능 컴퓨팅, 인공지능, 양자 정보기술이 결합된 개발 환경

• AI 우선 환경에서 현대적 AI 도구를 활용한 하드웨어 개발

• 실험 설정, 로그 분석, 측정 보고서 생성, 프로토콜 템플릿화 및 지식 검색을 지원하는 AI 에이전트·코파일럿 활용

마감기한

채용시 마감