Sr. High-Speed Interface SoC Engineer(경력)

담당업무

• PCIe/CXL, Ethernet, HBM/DDR/LPDDR, die-to-die interface IP 평가·통합·검증

• SoC architecture, target workload, bandwidth, latency, power, area 및 implementation constraint 기반 interface requirement와 IP configuration 정의

• RTL wrapper 및 control logic 설계, SoC interconnect 연결

• 시뮬레이션 및 FPGA prototyping을 통한 기능·성능 검증, bottleneck 분석

• Firmware, physical design, package/board 팀과 협업하여 post-silicon bring-up 및 debugging

자격요건

• Verilog/SystemVerilog 기반 RTL design 및 debugging 역량

• PCIe, CXL, Ethernet, HBM, DDR/LPDDR 또는 die-to-die interface IP integration 및 verification 실무 경험

• RTL integration, functional verification, CDC/RDC, static timing analysis 및 timing closure 이해

• 여러 개발 조직 및 IP vendor와의 협업·커뮤니케이션 역량

우대사항

• PCIe Gen5/6, CXL, HBM3, DDR5/LPDDR5X 또는 UCIe에 대한 깊은 이해

• High-speed interface post-silicon bring-up 및 debugging 경험

• AI accelerator 또는 HPC system의 memory 및 I/O bandwidth 최적화 경험

보상 및 복리후생

• 연봉 협의

• 경조금

• 성과급

• 스톡옵션

• 교육 및 도서 지원

• 건강검진 지원

• 복지포인트 지원

• 장기근속 포상

• 음료·커피·스낵 지원

• 자유로운 연차 사용

전형절차

1. 서류 전형

2. 직무 인터뷰

3. 종합 인터뷰

4. 평판조회

5. 최종 합격

접수방법

• 리멤버 간편 지원

근무환경

• 유연근무제

• 라운지 및 안마의자 등 휴식 공간

• 전사 올핸즈 미팅 월 1회

• 전사 워크샵 연 1회 국내·해외 진행

• 동호회 및 스터디 지원

• 회식비 지원

마감기한

2026년 9월 26일 23:59까지