그릿씨아이씨와 함께할 CMOS 반도체 회로 설계 전문가를 모집합니다.

담당업무

• CMOS 공정을 활용한 고성능 PLL 설계 및 레이아웃

• All Digital PLL, Sub-sampling PLL 회로 설계

• PLL Architecture 설계 및 검증

• 설계 자료 정리 및 기술 문서 작성

• 팀 협업을 통한 신규 제품 개발

자격요건

• 반도체 칩 설계, 레이아웃, MPW 제작, 측정 유경험자

• Cadence, Synopsys, Matlab 등 설계 검증 도구 활용 능력

• 반도체 회로 분석 및 최적화 기술 이해

• 문제 해결 능력과 협업 능력

우대사항

• 반도체 회로설계 관련 전공 석사 및 박사 졸업자 또는 경력자

• 반도체 칩 설계, 레이아웃, MPW 제작 경험 있는 자

• Cadence, Synopsys, Matlab 활용 능숙자

• 실질적인 반도체 설계 프로젝트 참여 경험

• 반도체 회로 분석 및 최적화 기술 이해

• 문제 해결 능력과 협업 능력

복리후생

• 자기 개발비 60만원/1년

• 건강 검진비 40만원/1년

• 국내외 학회 및 세미나 지원

• 간식 지원

• 자율 출퇴근 및 자유로운 연차 사용

전형절차

1. 서류전형

2. 면접

마감기한

채용시 마감