PMIC Digital Logic Design Engineer

담당업무

• PMIC Digital Logic RTL 설계

• 전력 관리 IC(PMIC) 내 디지털 제어 로직 설계(LDO, BUCK Converter 제어 등)

• State Machine 설계 및 시스템 전력 시퀀스 제어, Fault protection(OVP, OCP, OTP 등) 관련 제어 로직 설계

• 디지털 통신 인터페이스(I2C, I3C, SPI 등) 및 레지스터 맵 설계

• Verilog / SystemVerilog를 이용한 RTL 설계 및 구현

• Micro-architecture 설계 및 사양서 작성

• Block level 및 Chip level 기능 검증(Simulation, Debugging)

• Synthesis, STA 및 Timing Closure 지원

• Analog/Mixed-Signal팀 및 Backend(Physical Design / Design House) 팀과의 협업

자격요건

• 학사 이상(전자공학, 반도체 회로 설계, 컴퓨터 공학 등 관련 전공)

• Digital RTL 설계 분야 실무 경력 5년 이상

• Verilog RTL Coding, 시뮬레이션 숙련자

• ASIC / SoC Front-end 설계 플로우 전반에 대한 이해도

• 원활한 커뮤니케이션 능력 및 타 부서와의 협업 능력

우대사항

• Analog 엔지니어와의 Mixed-Signal Co-simulation 경험자

• 테이프아웃(Tape-out)부터 양산까지 Full-cycle 실무 경험자

• UVM, C, Python 등을 활용한 검증 환경 구축 경험자

• Power / Analog IC 내 디지털 로직 설계 경험자

• Low Power 설계 기법(Clock Gating, Power Gating, UPF 등) 적용 경험자

• FPGA prototyping 및 에뮬레이션을 통한 통합 칩 설계 및 검증 경험자

• DFT(Design For Testability) 아키텍처 이해 및 적용 경험자(ATPG, BIST, Scan 등)

마감기한

상시채용