Silicon Design Engineer 2 (1-Year Contract)

담당업무

• UVC, 모델, BFM, 재사용 가능한 검증 환경 등 테스트벤치 및 검증 컴포넌트 개발

• System Verilog/UVM 기반 제약 랜덤 및 직접 지정 테스트 케이스와 라이브러리 작성·수정·유지

• 기능·코드·테스트 계획 커버리지 분석

• 어설션, 체커, 모니터 구현

• 회귀 테스트 트리아지 및 디버깅

• UVM 및 정형 검증 등 검증 방법론 적용

• 실리콘에서 발견된 기능 버그를 시뮬레이션 또는 정형 검증 도구에서 재현

• 코드 리뷰 수행 및 참여

지원자격

• 전기공학 또는 컴퓨터공학 전공

• Verilog, System Verilog, UVM 활용 능력

• Linux 및 Windows 환경 사용 능력

• ASIC 설계 지식과 시뮬레이션 도구를 활용한 Verilog RTL 디버깅 능력

• 프로그래밍 능력

• Makefile 및 Perl, Python, Ruby 등 스크립트 언어 경험

우대사항

• 하드웨어 검증 경험

근무환경

• 하이브리드 근무

채용 안내

• 기존 결원 충원

• 선발 과정에서 인공지능을 활용해 지원서 검토·평가·선발을 지원할 수 있음

• 채용 전 과정에서 관련 법률에 따른 지원자 편의 제공

마감기한

상시채용