[경력직 집중채용] FPGA 로직 개발 엔지니어

주요업무

• FPGA 로직 개발

• 디지털 하드웨어 장비 개발

지원자격

• Verilog 또는 VHDL 언어 기반 FPGA 로직 설계 경력 3년 이상

• Xilinx 또는 Microchip사 FPGA 개발 경험

우대사항

• 1Gbps 이상 통신 인터페이스 활용 과제 경험자

• AXI 프로토콜 이용 IP 개발 경험자

• 회로 설계 유경험자

• 국가 보훈 대상자 및 장애인 관련 법령 의거 우대

전형절차

1. 서류 접수

2. 1차 실무 면접

3. AI 역량검사

4. 2차 임원 면접

5. 채용검진 및 처우협의

6. 최종 합격 및 입사

유의사항

• 경력직 집중채용 공고로 지원서 접수 기간 중 수시 서류평가 및 면접 진행

• 합격자 발생 시 조기 마감 가능

• 입사 후 3개월 수습기간 적용

• 남성의 경우 병역필 또는 면제자로 해외여행 결격사유가 없는 자

• 입사지원서 기재 내용 및 제출 서류 허위 판명 시 채용 취소

• 전형 과정 중 전/현 직장의 영업비밀 침해 금지

• 최종 합격 발표 후 14일 이내 채용 서류 반환 신청 가능

마감기한

2026년 7월 31일 23:59까지