SPAD Device & Process Engineer

담당업무

• 파운드리 Process flow 설정 및 DOE 수립, Engineering lot 운영

• 신규 파운드리 공정·PDK 분석 및 공정 옵션 선정

• Tape-out 대응, 공정 조건 작성, PCN 영향 검토 및 대응

• 파운드리 정기 기술 협의 및 이슈 에스컬레이션 관리

• PCM 항목·spec 협의 및 lot별 데이터 모니터링

• 수율 데이터 분석, loss 요인 도출 및 개선 과제 수립

• Wafer map·bin 분포 기반 공간적 불량 패턴 분석

• SPC 관리 및 lot-to-lot·wafer-to-wafer 산포 관리

• 소자 평가용 TEG chip spec 정의·설계 및 소자 파라미터·동작 조건 설정

• DCR, PDE, timing jitter, afterpulsing, crosstalk, Vbd 균일도 평가·개선

• 온도·excess bias(Vex) 의존성 분석 및 동작 조건 도출

• Wafer 내·wafer 간 특성 균일도 확보

• TCAD simulation(device·optical)을 통한 구조 검증 및 개선 방향 도출

• 3D stacking(Cu-Cu hybrid bonding) 구조 공정 정합성 검토

• WLR 조건 검토 및 결과 분석

• FA 의뢰·해석을 통한 불량 원인 규명 및 공정 피드백

• 광열화·고전압 스트레스 등 소자 열화 메커니즘 분석과 재발 방지책 수립

자격요건

• 파운드리 공정 개발·관리 또는 소자 개발 실무 경험

• 반도체 소자 이해

• PCM·수율 데이터 분석 및 불량 분석(FA) 실무 역량

• PDK 검토, PCM spec 협의, split lot 운영, tape-out 대응 등 파운드리 협업 경험

• 칩 FA 실무 경험

• Python 등 데이터 분석 도구 활용 능력

우대사항

• CMOS image sensor, photodiode, APD, SPAD 등 광소자 개발 경험

• BSI 공정 및 3D stacking 개발 경험

• Cu-Cu hybrid bonding(W2W) 양산 경험

• Automotive 센서 양산 및 신뢰성 qualification(AEC-Q100) 진행 경험

• 28nm 이하 공정 노드 파운드리 협업 경험

• TCAD simulation(device·optical) 실무 경험

• CIS 등 이미지센서 계측 실무 경험(probe station, photon counting 등)

• 영문 기술 커뮤니케이션 능력

보상과 복리후생

• 연봉 협의

• 성과급

• 식대 지원

• 중식·저녁·간식·커피 제공

• 건강검진 실비 지원

• 경조사비 지원

• 퇴직연금제도

• 사내 동호회 활동 지원

• 개인 업무 장비 지원

전형절차

1. 서류전형

2. 1차 인터뷰(실무 담당자)

3. 2차 인터뷰(경영진)

4. 처우협의

근무환경

• 유연근무(선택적근로제도)

• 자율복장

• 수평적인 기업문화

마감기한

채용시 마감