NPU Core Engineer (RTL)

담당업무

• NPU 주요 블록(Tensor/Vector Engine, Scheduler, Control Unit) RTL 설계 및 구현

• AMBA AXI4 기반 Interconnect 및 Memory Subsystem(SRAM, MMU, DMA) RTL 설계

• Lint, CDC, DFT, Synthesis, Timing, Low-Power 관련 RTL 품질 관리

• Architect와 협업해 Microarchitecture 상세화 및 구현 가능성 검토

• DV 팀과 Test Plan, Functional Coverage, Debug, Verification Closure 협업

• FPGA/Emulation Prototyping 및 Silicon Bring-Up 지원

자격요건

• 전자공학, 컴퓨터공학 또는 관련 분야

• NPU, CPU, GPU, DSP 등의 RTL 설계 경험

• SystemVerilog 또는 Verilog 기반 RTL 설계·검증 경험

• Verilog, SystemVerilog, DSP, FPGA 활용 역량

우대사항

• RTL 설계 또는 검증 경험 3년 이상

• 주요 AI Workload의 연산 구조와 데이터 흐름 이해

• Quantization 기법 및 관련 Datapath 구현 경험

• Floating-Point, Integer, MX-Format 등 다양한 Data Type 지식

• AMBA(AXI4/AHB/APB) 표준 Interconnect 프로토콜 이해

• Memory Subsystem(Scratchpad, DMA, Multi-Bank SRAM) RTL 설계 경험

• Advanced Process Node Tape-Out 경험

• Synthesis, Lint, CDC, DFT 등 ASIC Design Flow 경험

• RTL Simulation 및 Debugging Flow 경험

• VCS, Xcelium Logic Simulator 및 Verdi Wave Debugger 활용 능력

복리후생

• 유연근무제

• 경조금

• 식대 지원

• 음료·간식 제공

• 도서 구입비 지원

• 교육비 지원

• 스톡옵션

• 반반차 제도

• 카페테리아

• 복지포인트

• 저녁 제공

• 점심 제공

• 임신·출산 지원

• 명절선물·명절상여

전형절차

1. 서류전형

2. 실무면접 1차

3. 최종면접 2차

4. 처우협의

5. 입사

근무환경

• 유연근무제

• 수평적 문화

마감기한

2026년 10월 19일 23:59까지