ASIC Design Engineer

담당업무

• 고성능 네트워킹 ASIC 블록 정의 및 아키텍처 설계

• 마이크로아키텍처 및 RTL 로직 설계

• 처리량 극대화와 전력 소비 최소화를 위한 설계

• 검증팀과 테스트 계획 수립 및 테스트 실패 디버깅

• 물리 설계팀과 타이밍 제약조건 개발 및 타이밍 위반 분석

• 타이밍 수정 구현

자격요건

• 강한 Verilog RTL 코딩 역량

• 고성능 메모리 서브시스템 지식

• 멀티 클록 도메인 동기화 이해

• 고속 직렬 인터페이스 이해

• ASIC 디버깅 및 문제 해결 역량

• 영문 서면·구두 커뮤니케이션 역량

• 분석적 사고, 비판적 사고, 협업 및 애자일 방법론 역량

우대사항

• Synopsys Design Compiler, Verplex LEC, SpyGlass 지식

• Ethernet 및 FCoE 등 네트워킹 프로토콜 기반 ASIC 설계 경험

복리후생

• 개인 및 전문 역량 개발 프로그램

• 경력 목표와 전문성 향상을 위한 개발 지원

근무환경

HPE 오피스 중심의 온사이트 근무

마감기한

상시채용