Physical Design Engineer

담당업무

• 복잡한 SoC/ASIC 블록의 RTL-to-GDSII 물리설계 플로우 수행

• 논리 합성, 플로어플래닝, 배치, 클록 트리 합성, 라우팅

• 다중 코너·모드의 정적 타이밍 분석 및 타이밍 클로저

• 면적·전력·성능 최적화

• DRC, LVS, Antenna, IR-drop, EM 등 물리 검증

• TCL, Perl, Python 기반 EDA 플로우 자동화 지원

• RTL 설계·검증·아키텍처 팀과 설계 및 구현 이슈 해결

• 설계 리뷰, 문서화, 사인오프 및 테이프아웃 지원

자격요건

• CMOS, VLSI 설계 기초 및 디지털 회로 개념

• Cadence Innovus, Tempus, Voltus 또는 동등 EDA 도구 활용 역량

• DRC, LVS, IR-drop, EM, 노이즈 분석 등 사인오프 검증 경험

• Tcl, Perl 또는 Python 스크립팅 역량

• 타이밍 분석, 플로어플래닝, 배치, CTS, 라우팅 및 최적화 전문성

• 문제 해결, 디버깅 및 분석 역량

• 의사소통, 프레젠테이션 및 협업 역량

• 빠르게 진행되고 일정 중심인 환경에서의 업무 수행 역량

• 품질에 대한 책임감과 자기주도성

우대사항

• 오디오 신호 체인, I2C, ASI/TDM, 메모리 아키텍처 또는 FPGA 지식

• RTL 코딩 경험

• Lint, CDC, RDC 관련 디지털 QC 경험

• 디지털 설계 및 아키텍처 리뷰 경험

• Cadence 시뮬레이션 도구 실무 경험

근무환경

• RTL 설계·검증·아키텍처 조직과 협업

• 빠르게 진행되고 마감 기한이 있는 업무 환경

• 다양성과 포용성을 중시하는 업무 환경

지원방법

관심 있는 지원자는 해당 채용 공고의 지원 절차를 통해 지원

마감기한

상시채용