SOC RTL 설계 엔지니어 모집

넥스트칩

24

5월 31일 23:59 마감

4월 30일 게시

경력

3년차 이상

근무지역

경기

학력

학사

근무형태

정규직

직군

반도체·디스플레이, 전기·전자·제어, 임베디드 소프트웨어, 하드웨어엔지니어

넥스트칩 SOC RTL 설계 엔지니어 모집 2025.05.01 ~ 2025.05.31 넥스트칩[판교] 채용정보 ●자격요건 •학력/전공: 학사 이상/전기,전자 및 관련 분야 ·경력기간 : 3년 이상 ・필요지식/스킬 -SoC시스템 이해, IP동작 이해, 검증환경 이해, HW구조설계 및 구현 기술, Bus protocol이해 •필수요건 - Tool: VCS, Verdi, Design Compiler -Language: Verilog, HDL, C ・근무지역 (주)넥스트칩 경기도 성남시 분당구 대왕판교로 660, 유스페이스1 A동 5층 • 담당업무 SOC 설계 (IP 도입 검증 및 Integration) ・우대요건 -Verilog HDL RTL 설계 -VCS/Verdi Simulation -Vivado FPGA implementation & verification ⚫ Top integration -Verilog HDL RTL 설계 synthesis -Top constraints (SDC) 작성 -Design Compiler/PrimeTime Synthesis/STA ・Synthesis/STA 경험 보유자 ・SoC Top integration 경험 보유자 ・Full chip synthesis 및 STA 경험 보유자 ·SOC IP 도입 개발 및 검증 유경험자 •IP RTL 설계 유경험자

공고 오류 신고하기