Senior Physical Design Engineer

담당업무

• 차세대 AMD 마이크로프로세서, 그래픽카드 및 VR 제품용 IP의 물리 구현

• Synthesis, floorplan, placement, clock tree synthesis, routing 및 STA closure 수행

• 고속 2GHz 이상 설계의 timing closure, CDC, LINT 및 DFX 수행

• PCIe, UCIe, UALink, Infinity Fabric link-layer 등 다중 I/O 프로토콜 구현

• 최적 PPA 달성을 위한 reference floorplan 및 SoC 구현 스크립트 개발

• 전 세계 SoC 개발 조직의 물리 구현 지원

자격요건

• 고속 2GHz 이상 설계의 synthesis, floor-planning, placement 및 clock tree synthesis 경험

• Post-route timing closure 및 STA 경험

• TCL, Python 기반 physical design flow 및 scripting 경험

• Fusion Compiler 경험 우대

• ASIC 설계 및 복잡한 클록킹 인프라 이해

근무환경

하이브리드 근무

마감기한

상시채용