Digital Verification Engineer

담당업무

• 제품 사양 분석 및 검증 범위·기능·커버리지 목표 정의

• SystemVerilog, UVM 또는 C++ 기반 블록·시스템 레벨 테스트벤치 구축 및 유지보수

• 테스트 케이스 작성, 회귀 테스트 실행, 기능 및 커버리지 클로저 수행

• RTL·테스트벤치·시스템 경계에서의 실패 원인 분석 및 설계팀과 해결

• Formal verification, directed testing, FPGA 기반 검증 지원

• Agentic AI 도구를 활용한 테스트벤치 개발·디버깅·회귀 분석 및 결과 검토·검증

자격요건

• 디지털 논리 설계 및 IC 설계 플로우에 대한 이해

• SystemVerilog, UVM 또는 C++ 및 시뮬레이션 기반 검증 방법론 이해

• 사양에 따른 올바른 동작 정의 및 검증 설계 역량

• 검증 결과를 사양 또는 독립적인 방법으로 교차 확인하는 태도

• 새로운 도구와 변화하는 방법론을 빠르게 학습하는 역량

• 협업 및 위험 요소를 조기에 공유하는 주도성

• 일상적인 의사소통과 기술 문서 작성에 필요한 영어 능력

우대사항

• Python, Perl, Tcl 스크립팅 경험

• AI 코딩 어시스턴트 또는 agentic 개발 도구 사용 경험

• 엣지 배포 관련 AI·ML 경험: 추론, 양자화, 실시간 제약, AI 하드웨어 가속

• Formal verification, SVA 또는 coverage closure 경험

• AXI, AHB, APB 등 버스 프로토콜 및 verification IP 경험

• 베이징 관련 분야: 디지털 신호 처리, 오디오 시스템, 임베디드 프로세서 아키텍처

• 베이징 관련 분야: 고속·저지연 연결성 및 버스 프로토콜

• 베이징 관련 분야: 지능형 엣지 시스템, 로보틱스, 결정론적·설명 가능한 온디바이스 연산 검증

• 상하이 관련 분야: 폐루프 제어 시스템, PID, 온도·전력 관리

• 상하이 관련 분야: 아날로그·mixed-signal 공동 시뮬레이션 및 검증 방법론

• 상하이 관련 분야: 다중 서브시스템 시스템 통합 검증 또는 기능 안전

근무환경

• AI 증강 엔지니어링 환경

• 지속적인 학습 기회

• 팀 협업 및 조기 위험 공유

• 기술 데이터 접근 직무의 수출 허가 검토 가능

마감기한

상시채용