Senior DFT Engineer

담당업무

• SoC 아키텍처 및 테스트 요구사항 기반 DFT 아키텍처 정의

• SCAN 파티션·압축·at-speed·IR·저전력 MBIST 아키텍처 최적화

• 메모리 MBIST, JTAG boundary scan 삽입

• 계층형 Scan의 블록 및 탑레벨 업무 수행

• SCAN 및 MBIST 삽입 플로우 개발·업그레이드

• SCAN·MBIST 모드 타이밍 제약 설정 및 타이밍 위반 디버깅

• 다양한 고장 모델을 위한 ATPG 플로우 구현 및 테스트 패턴 생성

• SCAN·MBIST·BSCAN 패턴 시뮬레이션

• 아날로그 매크로 테스트 솔루션 개발

• ATE 패턴 Bring-up 및 실패 분석

• 테스트 비용 및 수율 개선

• 최신 업계 방법론에 맞춘 DFT 방법론 개선

• 개발 전 과정에서 물리설계팀과 협업

• 신규 팀원의 DFT 플로우·방법론·실행 방식 온보딩 지원

자격요건

• DFT 분야 산업 경력 4-8년

• 아키텍처 단계부터 Scan 구현 및 시뮬레이션을 거쳐 1-2개 제품을 양산한 경험

• 포스트실리콘 업무 경험

• Perl, Python, TCL 스크립팅 역량

• HDL 이해 및 활용 역량

• 글로벌 제품개발 그룹 및 CAD 도구팀과 협업·커뮤니케이션 역량

우대사항

• Tessent DFT 경험: SCAN, MBIST, LBIST, OCC, EDT, SSN, Boundary Scan

• 딥 서브마이크론 효과 및 UPF/CPF 기반 저전력 구현 경험

• Cadence 디지털 구현 도구 Genus, Tempus 사용 경험

• 타이밍 클로저 및 물리설계 경험

근무환경

• 1st Shift/Days 근무

• 필요 시 출장, 근무시간의 10%

• 글로벌 제품개발 그룹 및 CAD 도구팀과 협업

• 기술 데이터 접근 직무의 경우 미국 상무부 또는 국무부 수출허가 심사 가능

마감기한

상시채용