[Network-on-Chip] RTL Design Engineer

담당업무

• 온칩 인터커넥트 구성 요소 설계

• 높게 구성 가능한 인터커넥트 IP의 마이크로아키텍처 설계 및 성능·전력·면적 관점 최적화 방법 탐색

• 높게 구성 가능한 인터커넥트 IP 블록 설계·최적화·검증

• 인터커넥트 IP 구성 요소 검증 위한 Standalone Unit-test 환경 작성

• 구성 가능한 하드웨어가 주어진 환경에서 최적 형태로 생성되는 Interconnect IP 생성기 작성 협업

• 인터커넥트 수준 검증을 담당하는 검증팀과 긴밀한 협업

자격요건

• Verilog/SystemVerilog를 이용한 하드웨어 설계 경험

• SystemVerilog를 통한 기능 검증 경험

• 디지털 설계에 대한 이해

• 컴퓨터 구조에 대한 이해

• C 또는 Python 등 프로그래밍 언어 사용 가능

• 기본적인 Bus Protocol(AMBA 또는 OCP 또는 Tilelink) 이해

• SoC에 대한 이해 및 경험

• Front-end Design Flow(합성/STA/Lint 등) 경험

• 해외 여행에 결격 사유 없음

우대사항

• 반도체 및 컴퓨터, 전기/전자학과 우대

• On-chip Interconnect에 대한 이해 및 경험 우대

• UVM이나 Assertion-based Verification(ABV) 활용 검증 경험 우대

• Configurable RTL 설계 경험 우대

• C(또는 타 프로그래밍 언어) 활용 하드웨어 기능/성능 모델링 경험 우대

• 규모 있는 SoC 개발 경험 우대

• 영어 대화 및 이메일 교환 가능

• 취업 보호 대상자(보훈, 장애 등) 우대

전형절차

1. 서류전형

2. 1차 면접(직무 인터뷰)

3. 2차 면접(리더십 인터뷰)

4. 최종 합격

접수방법

• 이력서 및 자기소개서 필수

• 포트폴리오 선택