Graduate - Analog Mixed-Signal Design Verification Engineer

담당업무

• 디바이스 사양과 요구사항에 따른 아날로그·혼합신호 검증 계획 수립

• Verilog-AMS, SystemVerilog 기반 혼합신호 행동 모델 생성 및 유지보수

• 혼합신호 검증용 테스트벤치, 시뮬레이션 환경, 회귀 테스트 흐름 개발

• 동작 조건별 디바이스 및 시스템 수준 혼합신호 시뮬레이션 실행

• 정상 조건과 코너 조건에서 동작 특성 및 설계 견고성 검증

• 오류 처리와 엣지 케이스 검증을 위한 결함 주입 및 스트레스 시나리오 구현

• Cadence Virtuoso, Cadence vManager, ADE Explorer/Assembler, Spectre, Xcelium 기반 회귀 테스트 실행·디버깅·유지보수

필요 역량

• 아날로그·혼합신호 검증 개념, 테스트벤치 작성 및 디버깅 경험

• Verilog-AMS 및 SystemVerilog 경험과 혼합신호 모델링 이해

• 아날로그 설계 기법에 대한 이해

• 계층 구성 및 혼합신호 넷리스트 작성 흐름 이해

• 설계팀과 검증팀 간 협업을 위한 분석력, 조직력, 커뮤니케이션 역량

• 미국 시민권, 영주권 또는 수출통제상 보호 대상자 증빙 가능

우대사항

• Cadence Virtuoso, Spectre, ADE Explorer/Assembler, vManager, Xcelium 사용 경험

• Python, TCL 또는 MATLAB을 활용한 자동화·데이터 분석·검증 흐름 지원 경험

보상과 복리후생

• 연봉 US$75,000–US$93,000

• 인센티브 플랜 참여

근무환경

• 인종, 종교, 성별, 성정체성, 국적, 장애 등 법률상 보호 대상에 따른 차별 없는 고용 기회

• 면접 과정에서 필요한 편의 지원 요청 가능

• 채용 시 근로 자격 확인, 레퍼런스 확인, 신원조회 및 약물검사 진행

마감기한

상시채용