[ 판교 사옥 ] SoC DRAM IP & Sub System Engineer

담당업무

• 3rd party DDR IP 사양 검토 및 도입

• 성능 기반 시스템 아키텍처 설계

• DDR IP의 SoC 통합 및 검증

• DRAM 연동 시스템 검증 계획 수립 및 실행

• 제품화 및 양산 과정 내 IP 및 DRAM 관련 이슈 해결

• DRAM 성능 최적화 및 안정성 확보

• 최신 DRAM 기술 트렌드 파악 및 적용

지원자격

• DRAM 컨트롤러 및 PHY 통합 및 검증 경험

• SoC 설계 및 통합 경험

우대사항

• 실제 칩 양산 및 이슈 해결 경험

• 시스템 베릴로그 및 UVM 검증 방법론 이해

• FPGA 또는 에뮬레이터를 활용한 프로토타이핑 검증 경험

• LPDDR4, 4X, 5, 5X 컨트롤러 및 DDR PHY 경험

• DDR IP 및 DRAM 관점의 시스템 성능 아키텍처 설계 경험

근무조건

• 주 5일 근무제

• 수습 기간 3개월 적용 및 정규직과 동일 처우 보장

유의사항

• 입사 지원 서류 허위 사실 발견 시 채용 취소 가능

• 포지션별 전형 상이 및 필요시 추가 면접 또는 레퍼런스 체크 실시

• 취업 보호 대상자 및 국가 보훈 대상자 관련 법령 의거 우대

• 지원서 작성 시 전·현직 직장의 영업 비밀 정보 기재 금지

마감기한

상시채용