Sr DFT/ATPG Engineer–Mixed-Signal IP

담당업무

• 아날로그·혼합신호 IP의 scan 아키텍처 정의 및 문서화, 테스트 커버리지·구현 복잡도·타이밍·전력·면적·통합 요건 고려

• 맞춤형 디지털 회로, 아날로그 인터페이스 및 혼합신호 회로의 ATPG 모델 개발·유지

• scan 연결 게이트 수준 넷리스트의 scan-chain 연결, 테스트 모드 제어, 클록, 리셋, 제약 조건 및 도메인 간 동작 검증

• stuck-at 및 transition-delay 등 여러 고장 모델의 테스트 커버리지 분석·디버깅·개선

• ATPG 패턴의 무지연 및 SDF 주석 게이트 수준 시뮬레이션 수행, 시뮬레이션 실패·타이밍 문제·X 전파·모델 및 넷리스트 불일치 해결

• 양산 테스트 패턴의 생성, 검증, 문서화, 전달 및 수명주기 관리

• 제품·테스트 엔지니어링 팀과 패턴 배포, 실리콘 초기 구동 및 디버그, 수율 개선, 고장 분석 지원

• 여러 기능 조직과 테스트 용이성 문제 해결 및 아키텍처·방법론·자동화·품질 개선

우대사항

• 복잡한 IP 또는 SoC의 scan 설계, ATPG, 고장 시뮬레이션, 커버리지 분석 및 패턴 검증 경험

• 아날로그·혼합신호 IP에 DFT 방법론을 적용하고 맞춤형 회로·인터페이스를 ATPG용으로 모델링한 경험

• 업계 표준 ATPG, 게이트 수준 시뮬레이션, 파형 디버깅 및 DFT 검증 도구 경험

• stuck-at, transition-delay, cell-aware, bridging 등 복수 고장 모델에 대한 지식

• scan-chain, 넷리스트, 제약 조건, 클록, 리셋, 타이밍 및 X 전파 문제의 식별·해결 경험

• 무지연 및 SDF 주석 시뮬레이션 흐름과 양산 패턴 형식에 대한 지식

• 실리콘 초기 구동, 양산 테스트 배포, 수율 개선, 실리콘 이후 고장 분석 또는 관련 업무 경험

• 흐름 개발, 데이터 분석 또는 자동화를 위한 Python, Perl, Tcl 등 프로그래밍·스크립팅 경험

• 기술 업무 주도, 기능 조직 간 협업, 기술적 의사결정 조율 및 다양한 이해관계자와의 기술 소통 역량

근무 관련 안내

• 비자 스폰서십 대상 직무가 아님

마감기한

상시채용