<h2>직무</h2><p>SoC RTL DFT 디자인 엔지니어</p><h2>포지션 상세</h2><p>회사 소개<br>보스 반도체는 차량용 반도체 전문기업으로 자율주행 SOC, Mega MCU, Gateway SOC 등 반도체 및 소프트웨어를 포함하는 반도체 Total Solution을 개발하고 있습니다. <br><br>보스 반도체는 SoC 설계, 개발 및 생산까지 전체 프로세스를 경험한 업계 최고의 전문가 집단으로 이루어진 리더급 Manpower를 통해 창업 초기부터 국내 유수의 대기업으로 부터 투자를 받고 안정적으로 과제를 수행하고 있는 판교에 위치한 스타트업 회사입니다.<br><br>창업 3년이 되지 않은 현재 연구개발자 150명 이상, 베트남 연구개발 법인까지 보유한 빠르게 성장하며 Global Top 기술력을 보유한 회사들과 경쟁하며 의미 있는 성장을 목표로 하고 있는 회사 보스 반도체에서 함께 성장해 나가실 분을 모집하고자 합니다.<br><br>부서 업무 소개<br> 당사 DFT(Design-for-Testability)팀은 Automotive향 SoC 제품의 효과적인 양불량 선별 테스트와 고신뢰성 기능 구현을 위한 on-chip H/W 구조의 설계와 검증, 제품의 성공적인 양산을 위한 테스트 패턴 셋업, 실리콘 디버깅을 주요 업무로 하고 있습니다. 이를 위하여 업계 최신의 logic scan compression, logic/memory BIST, boundary scan을 제품 spec.에 맞추어 최적화하며, IP/SoC 설계팀과의 긴밀한 협력을 통하여 ISO 26262 표준 요건을 충족하는 업무 완결성과 coverage를 달성하는 것이 미션입니다.</p><h2>주요업무</h2><p>• Automotive SoC 내부 logic, embedded SRAM을 위한 test, repair logic의 생성과 삽입, 검증<br>• Test cost 감소를 위한 IP, block, full-chip DFT 구조 최적화와 검증<br>• Si. bring-up과 양산 ATE 벡터 생성과 검증<br>• 고신뢰성 기능 구현을 위한 테스트 H/W 로직 개발과 구현</p><h2>자격요건</h2><p>• 경력 5년 이하<br> 전기전자/컴퓨터 관련 전공 학사 이상 <br> EDA tool (Synopsys, Siemens, Cadence) 기반의 ASIC Front-End/DFT 구현<br> RTL2GDS flow에 대한 전반적인 이해와 실무 경험<br> Testability, Scan/MBIST등의 DFT 관련 기술의 이해<br><br>• 경력 5년 이상<br> SoC 제품 full-chip DFT 구현과 sign-off, TO 경험<br> SoC 제품 DFT si. bring-up, diagnosis 경험<br> Full-chip flatten/HPDF Synthesis, DFT, STA 실무 가능자<br> Foundation-IP, PHY/AMS IP integration 유경험</p><h2>우대사항</h2><p>•Automotive SoC, NPU accelerator 과제 유경험자 (DFT, RTL2GDS)</p><h2>혜택 및 복지</h2><p>** 세계최고 SOC 설계 / 검증 및 S/W 전문가와 함께 일하며 본인의 기술 역량을 높일 수 있는 기회**<br><br>• 유연한 출퇴근 시간<br>• 능력별 Stock Option 부여<br>• 조식, 중식, 석식 제공<br>• 간식 / 커피 무제한 제공<br>• 최적의개발환경제공(듀얼 모니터/HPC서버)<br>• 허리건강을위한모션데스크지원<br>• On-site 외국어 학습지원<br>• 기술도서 구매지원</p>
