SoC Verification Engineer – NoC / UVM

담당업무

• NoC IP 및 서브시스템 검증 주도

• 디지털 설계 블록의 아키텍처와 설계 사양을 바탕으로 검증 계획 수립

• 아키텍트·설계 엔지니어와 종합 검증 테스트 플랜 작성

• SystemVerilog와 UVM 기반 테스트벤치 설계 및 구축

• 제약 랜덤·지정 검증 환경 개발 및 개선

• SystemVerilog Assertions(SVA)와 포멀 검증 도구를 활용한 설계 검증

• 설계 엔지니어와 테스트 디버깅 및 기능적으로 정확한 설계 블록 완성

• 자극 품질 개선을 위한 커버리지 측정 항목 작성

• 커버리지 분석을 통한 검증 공백 식별 및 커버리지 지표 달성

자격요건

• SystemVerilog 및 UVM 전문성

• ASIC/SoC 검증 방법론 이해

• 복잡한 디지털 설계 검증 경험

• 제약 랜덤·커버리지 기반·포멀 검증 이해

• 복잡한 이슈 디버깅 및 검증 완료 주도 역량

• 글로벌 설계·아키텍처 팀과의 협업 역량

• 분석적이고 세부 사항에 강하며 주도적으로 문제를 해결하는 역량

우대사항

• UVM, OVM, VMM 또는 SystemVerilog 테스트벤치 개발 경험

• Synopsys VCS, Cadence IES 등 시뮬레이션·디버그 환경 사용 경험

• 블록 수준 또는 풀칩 SoC·FPGA 검증 경험

• NoC 블록 검증 경험

• AXI3/4, DDR4/5, HBM, PCIe, 프로세서 또는 그래픽스 프로토콜 검증 경험

• 고성능 FPGA, SoC 또는 VLSI 설계의 검증 방법론·도구·인프라 수립 경험

• 게이트 수준 시뮬레이션, 전력·리셋 검증, 경합 검사 및 추상화 기법 경험

• 회귀 관리 관련 검증 관리 도구 및 데이터베이스 관리 이해

• Cadence IEV, Jasper, Synopsys VC-Formal·Magellan 등 포멀 속성 검사 도구 경험

근무환경

하이브리드 근무

마감기한

상시채용