Staff DFT Engineer

담당업무

• 복잡한 SoC의 칩·서브시스템 DFT 아키텍처 정의

• Scan, compression, LBIST, MBIST, boundary scan 및 test access 전략 수립

• RTL 설계 초기 단계의 테스트 가능성 요구사항 정의

• Scan insertion, stitching, DRC closure, ATPG 및 패턴 최적화 수행

• Fault coverage, pattern volume, test time 분석 및 sign-off

• RTL, 합성, P&R, gate-level 단계의 DFT 이슈 디버깅

• DFT sign-off와 coverage, IR drop, power, timing 영향 검토

• First silicon bring-up, failure analysis, yield ramp 및 ATE·제조 협업

• Scan, BIST, tester 관련 실패 분석과 DFT 관련 ECO 수행

• DFT 기술 리드, 엔지니어 업무 리뷰, 설계 리뷰 및 멘토링

• DFT 베스트 프랙티스, 체크리스트 및 재사용 가능한 방법론 정의

자격요건

• DFT 아키텍처부터 실리콘 bring-up까지 end-to-end SoC 실행 리딩 경험

• 복잡한 SoC의 DFT 아키텍처를 처음부터 개발한 경험

• DFT 팀 관리 및 엔지니어 멘토링 경험

• LBIST, ATPG, DFT DRC, scan chain compression 및 stitching 전문성

• Low-power DFT 기법과 제약조건 이해

• Repair mechanism을 포함한 MBIST 경험

• Boundary Scan IEEE 1149.1 및 JTAG architecture, TAP integration 경험

• Analog DFT 전략 및 DFT-specific STA constraints 이해

• Cadence, Siemens 등 산업 표준 DFT EDA 도구 사용 능력

• Perl, Tcl, Python을 활용한 스크립팅 및 자동화 능력

• RTL 설계, Lint/CDC, low power checks 및 전체 ASIC 설계 플로우 이해

• 복잡한 DFT 문제 해결 능력과 원활한 커뮤니케이션

우대사항

• 대량 생산 테스트, ATE bring-up 및 테스트 비용 최적화 경험

• 자동차·산업 등 안전 필수 애플리케이션 및 ISO 26262 관련 테스트·신뢰성 경험

• On-chip debug, trace 및 design-for-debug 기능 경험

• Python, Tcl, Perl을 활용한 DFT 자동화, 로그 분석 및 플로우 통합 경험

• 소규모 DFT 팀 또는 태스크포스 멘토링·리딩 경험

근무환경

• 1st Shift/Days 주간 근무

• 설계, physical design, 기능 검증, 제품 엔지니어링 및 제조 조직과의 협업

• 주요 칩의 DFT 기술 리드 및 주니어·시니어 엔지니어 업무 리뷰

마감기한

상시채용