<h2>직무</h2><p>STANDARD CELL and SRAM DESIGN ENGINEER</p><h2>포지션 상세</h2><p>보스 반도체는 차량용 반도체 전문기업으로 자율주행 SOC, Mega MCU, Gateway SOC 등 반도체 및 소프트웨어를 포함하는 반도체 Total Solution을 개발하고 있습니다. <br><br>보스 반도체는 SoC 설계, 개발 및 생산까지 전체 프로세스를 경험한 업계 최고의 전문가 집단으로 이루어진 리더급 Manpower를 통해 창업 초기부터 국내 유수의 대기업으로 부터 투자를 받고 안정적으로 과제를 수행하고 있는 판교에 위치한 스타트업 회사입니다.<br><br>창업 3년이 되지 않은 현재 연구개발자 150명 이상, 베트남 연구개발 법인까지 보유한 빠르게 성장하며 Global Top 기술력을 보유한 회사들과 경쟁하며 의미 있는 성장을 목표로 하고 있는 회사 보스 반도체에서 함께 성장해 나가실 분을 모집하고자 합니다.<br><br>□ 부서 업무<br>보스 반도체가 개발하는 제품을 보다 경쟁력 있고 차별화하기 위해서 파운드리에서 제공하는 Library IP (SRAM Compiler and Standard Logic Cell) 보다 PPA (Performance, Power, Area) 가 향상된 Customized Library IP를 개발하고 이를 Design Kit으로 제공하는 업무를 합니다.</p><h2>주요업무</h2><p>• 파운드리에서 제공한 PDK (Process Design Kit)를 이해하고 다른 공정과 비교 분석하는 업무<br>• SOC에서 필요한 embedded SRAM 및 Logic Cell을 Circuit/Layout Design 하는 업무<br>• Hspice Simulation으로 성능을 검증하고 Timing과 Power를 Characterize 하는 업무<br>• Verilog, Liberty, Lef, gds/cdl 등의 Design Kit를 제작하고 고객에게 제공하는 업무<br>• 새로운 기능의 SRAM 및 Logic Cell을 Architecture 팀과 정의하고 새로 개발하는 업무</p><h2>자격요건</h2><p>• Transistor Level 설계 Tool 사용 가능하신 분 (Cadence Virtuoso or Synopsys Custom Compiler, HSPICE/Spectre, DRC/LVS/starRC)<br>• 전자 공학 및 유관분야 학사 및 석/박사 학력<br>• 원활한 커뮤니케이션 능력을 보유하신 분<br>• 해외 출장이 가능하신 분</p><h2>우대사항</h2><p>• 파운드리가 제공하는 Standard Cell 또는 SRAM Compiler를 개발해 보신 분<br>• 7nm, 5nm, 4nm 등 최신 파운드리 공정을 사용하여 Transistor Level로 설계해 보신 분<br>• 설계 자동화를 위해 TCL, Perl, Python 등 Script 제작 가능하신 분</p><h2>혜택 및 복지</h2><p>** 세계최고 SOC 설계 / 검증 및 S/W 전문가와 함께 일하며 본인의 기술 역량을 높일 수 있는 기회**<br><br>• 유연한 출퇴근 시간<br>• 능력별 Stock Option 부여<br>• 조식, 중식, 석식 제공<br>• 간식 / 커피 무제한 제공<br>• 최적의개발환경제공(듀얼 모니터/HPC서버)<br>• 허리건강을위한모션데스크지원<br>• On-site 외국어 학습지원<br>• 기술도서 구매지원</p>
