[Mixed Signal IC] High-Speed Interface RTL Design Engineer 채용

담당업무

• High-Speed Interface RTL 설계

• NAND, PCIe, PHY 등 고속 인터페이스 IC의 디지털 로직 아키텍처 및 데이터 패스 설계

• 송수신 로직, FIFO, 타이밍 제어 및 동기화 설계

• 고속 동작 데이터 무결성 보장

• Verilog, SystemVerilog 기반 RTL 설계 및 구현

• Micro-architecture 설계 및 사양서 작성

• Block level 및 Chip level 기능 검증, Simulation 및 Debugging

• Synthesis, STA 및 Timing Closure 지원

• Analog/Mixed-Signal팀 및 Backend 팀과 협업

자격요건

• Verilog RTL Coding 및 시뮬레이션 숙련

• ASIC·SoC Front-end 설계 플로우 전반 이해

• 원활한 커뮤니케이션 및 타 부서 협업 능력

우대사항

• Analog 엔지니어와의 Mixed-Signal Co-simulation 경험

• 테이프아웃부터 양산까지 Full-cycle 실무 경험

• UVM, C, Python 기반 검증 환경 구축 경험

• SerDes, PCIe, NAND/DDR, ONFI, Toggle 등 표준 고속 프로토콜 인터페이스 제어 로직 구현 경험

• GHz 단위 High-speed 회로의 STA 타이밍 제약 설정 및 최적화 경험

• 고속 신호 무결성, Jitter, Skew에 대한 이해

• FPGA prototyping 및 에뮬레이션 기반 통합 칩 설계·검증 경험

• DFT 아키텍처 이해 및 적용 경험

• 장애인 및 국가유공자 등 취업보호대상자 우대

전형절차

1. 서류 전형

2. 코딩테스트

3. 면접 전형

4. 최종 합격

접수방법

• 본사 홈페이지 지원

마감기한

채용시 마감