Graduate - Design Verification Engineer

담당업무

• DDR 및 LPDDR 컨트롤러, PHY, 클록 IP를 포함한 DDR 서브시스템 검증

• 설계 검증 주도 및 Formal property와 assertion 작성

• RTL 엔지니어와 협업해 클록 게이팅 로직 구현 및 설계 요소 검증

• SystemVerilog와 UVM 기반 테스트, 시퀀스, 테스트벤치 컴포넌트 작성

• Formal을 활용한 설계 완전성 검증

• 통과율, 코드 커버리지, 기능 커버리지 등 검증 품질 지표 관리

필요역량

• 복잡한 디지털 설계 및 검증에 대한 관심

• 분석적 사고와 문제 해결 능력

• 팀 협업 및 원활한 커뮤니케이션 역량

• 새로운 문제를 학습하고 해결하려는 자세

우대사항

• 인턴십 중 설계 개념, RTL 구현 또는 검증 프로젝트 경험

• Formal 도구 또는 VCS 등 기능 검증 도구 경험 및 이해

• Verilog 또는 SystemVerilog 기반 설계·테스트벤치 작성 경험

• 대학에서 관련 과목 및 프로젝트의 높은 성적

마감기한

상시채용