SOC RTL Design Engineer [경력]

담당업무

• Automotive SoC 내부 logic 및 embedded SRAM용 test·repair logic 생성·삽입·검증

• Test cost 감소를 위한 IP·block·full-chip DFT 구조 최적화 및 검증

• Si. bring-up 및 양산 ATE 벡터 생성·검증

• 고신뢰성 기능 구현을 위한 테스트 H/W 로직 개발 및 구현

자격요건

• SoC 제품 full-chip DFT 구현 및 sign-off, TO 경험

• SoC 제품 DFT Si. bring-up 및 diagnosis 경험

• Full-chip flatten, HPDF Synthesis, DFT, STA 실무 역량

• Foundation-IP, PHY/AMS IP integration 경험

• C#, C++, Python, Verilog, EDA 관련 기술 활용

• 해외여행 결격사유가 없는 자

우대사항

• Automotive SoC 과제 경험

• NPU accelerator 과제 경험

• DFT, RTL2GDS 경험

복리후생

• 능력별 스톡옵션 부여

• 조식·중식·석식 제공

• 간식·커피 무제한 제공

• On-Site 외국어 학습 지원

• 기술도서 구매 지원

• 건강검진 프로그램 제공

근무환경

• 시차출퇴근제

• 듀얼모니터 및 HPC서버 제공

• 모션데스크 지원

• 개발환경 지원

전형절차

1. 서류전형

2. 1차면접

3. 2차면접

4. 입사오퍼

5. 채용검진

6. 입사

추가전형

직무에 따라 코딩테스트가 함께 진행될 수 있음

마감기한

2026년 10월 10일 08:59까지