Senior ASIC Design Engineer

담당업무

• 고성능 네트워킹 칩의 복잡한 모듈 및 서브시스템 아키텍처 설계

• 전력·면적·성능 목표를 충족하는 기능 및 마이크로아키텍처 사양 작성

• Verilog 또는 SystemVerilog를 활용한 설계 구현

• 검증 과정에서 코너 케이스 결함을 찾기 위한 기능 커버리지 및 SVA 작성

• 아키텍처 및 구현 단계의 전력 저감 기법 적용

• 물리 설계팀과 플로어플랜 및 타이밍 클로저 협업

• 주파수 목표 달성을 위한 RTL 타이밍 문제 식별 및 수정

• 검증팀과 설계 블록의 검증 완료 협업

• 신입 졸업생 엔지니어 및 인턴 멘토링

필요 역량

• 강한 분석 및 문제 해결 역량

• 사양부터 최종 넷리스트까지 고성능 모듈을 주도하고 구현한 경험

• 컴퓨터 아키텍처 및 네트워킹 프로토콜 지식 우대

보상 및 지원

• 기본 연봉 USD 140,000~321,000

• 지역, 경력, 교육 및 기술 수준에 따라 실제 제안 금액 변동 가능

• 변동 인센티브 제공 가능

• 건강·웰빙 지원 제도

• 경력 개발 및 개인·전문성 개발 프로그램

근무환경

• 주 평균 2일 사무실 근무의 하이브리드 방식

• 포용적인 근무 환경과 다양한 배경 존중

• 장애 관련 편의가 필요한 경우 채용 또는 면접 단계에서 온라인 양식으로 요청 가능

마감기한

상시채용