Senior Physical Design Engineer

담당업무

• 차세대 칩 블록·타일의 물리 설계 구현 및 주파수·전력 등 설계 목표 충족

• RTL-to-GDS2 흐름 구현

• Floor-plan, Power-plan, 합성, 배치, CTS, 타이밍 클로저, 라우팅, 추출, 물리 검증(DRC·LVS), 크로스토크 분석, EM/IR, 형식 검증

• Synopsys Fusion Compiler, ICC2, Design Compiler, PrimeTime, StarRC, Mentor Graphics Calibre, Apache Redhawk, Cadence Genus, Innovus 등 PNR 도구 활용

• 타 팀에 기술 지원 제공

우대사항

• ASIC physical design 경험

• 고속 데이터패스 및 제어 로직 RTL 블록의 자동 합성 및 타이밍 기반 place-and-route 경험

• Clock tree synthesis, clock·power gating, scan stitching, timing·power·area 최적화, 설계 주기 단축 경험

• Floorplanning, 설계 방법론 수립, IP 통합, 논리 등가성 및 물리·타이밍·전기적 품질 점검, 대형 IP 최종 signoff 경험

• 논리 합성, place-and-route, 타이밍 분석, 물리·전기적 품질 검증 도구 경험

• 회로도, 레이아웃, 회로·논리 시뮬레이션 도구에 대한 이해

• 설계 흐름 자동화 스크립트 활용 능력

• 빠른 학습 능력, 분석 및 문제 해결 능력, 세부 사항에 대한 주의력

• 원활한 의사소통, 다중 프로젝트 수행 및 여러 지역 팀과 협업하는 능력

전형절차

지원자 심사·평가·선발 과정에서 인공지능을 활용할 수 있음

마감기한

상시채용