[딥엑스] [HW] Design Verification Engineer

담당업무

• SystemVerilog·UVM을 활용한 테스트벤치 개발 및 시뮬레이션

• 검증 계획 수립 및 실행, 검증 환경 구축

• 기능 커버리지 분석

• RTL 설계 검토 및 설계 이슈 분석·수정

• 설계 사양과 검증 결과 문서화

자격요건

• 전기공학, 컴퓨터공학 또는 관련 전공

• 디지털 설계 및 검증 경험

• SystemVerilog·UVM 기반 검증 환경 구축 경험

• ASIC/FPGA 설계 및 검증 경험

• ModelSim, VCS 등 시뮬레이션 도구 활용 능력

우대사항

• AI 반도체 또는 NPU 설계·검증 경험

• Python, Perl, TCL 등 스크립팅 언어 활용 능력

마감기한

2026년 9월 14일 23:59까지