DSP RTL 설계 엔지니어

넥스트칩

14

5월 31일 23:59 마감

4월 30일 게시

경력

8~10년차

근무지역

경기

학력

학사

근무형태

정규직

직군

전기·전자·제어, 반도체·디스플레이, 임베디드 소프트웨어, 하드웨어엔지니어

넥스트칩 DSP RTL 설계 엔지니어 2025.05.01 ~ 2025.05.31 넥스트칩[판교] 채용정보 ●자격요건 • 학력/전공 : 학사 이상/전기/전자/컴퓨터 및 관련 분야 •경력기간: 8년이상 •필요지식/스킬 - RTL (Design / Verification) -FPGA (Verification) •필수요건 -Tool: Verilog Compiler, Simulator(Synopsys VCS, Verdi), FPGA(Vivado), LINT/CDC - Language: Verilog HDL ㆍ우대요건 -Tool: Design Compiler, Visual Studio, STA(PrimeTime) -Language: C/C++, Python • 근무지역 (주)넥스트칩 • 담당업무 ㆍ우대요건 경기도 성남시 분당구 대왕판교로 660, 유스페이스1 A동 5층 •Verilog HDL RTL 설계 -VCS/Verdi Simulation -Vivado FPGA Implementation & Verification •ASIC 설계 (경험자 우대) - IP Synthesis (Design Compiler & PrimeTime) ・기능 안전 프로세스 문서 작성 및 검토 (ISO26262) ・RTL Top Integration 경험자 우대 ・Full chip synthesis 및 STA 경험자 우대 Backend Design 경험자 우대

공고 오류 신고하기