IP Design Engineer (Seoul, South Korea)

담당업무

• FPGA 및 ASIC 구현을 위한 고품질 IP 개발

• PPA(Power, Performance, Area) 중심의 IP 최적화

• 효율적인 IP 설계 및 전달 플로우 구축·유지

• Architecture, Verification, SoC 설계, Software 등 유관 조직과 통합·검증 협업

• DPU IP 아키텍처 설계, RTL 설계 및 구현

• Verilog/SystemVerilog 또는 SystemC 기반 제품 수준 설계 최적화

• FPGA·ASIC 프로젝트의 IP 개발 및 QA 플로우 구축·유지

• 대규모 SoC 설계를 위한 IP 통합 플로우 구축·개선

• Python, Perl 등을 활용한 EDA 워크플로 자동화 스크립트 개발

• RTL 코드 변환·생성, 메모리 모델 교체 등 설계 워크플로 자동화

• EDA 벤더와의 도구 버전 평가 및 방법론 검토

자격요건

• 전기공학, 컴퓨터공학, 컴퓨터과학 또는 관련 분야 전공

• 하드웨어 설계 분야의 디지털 하드웨어 설계 개념 이해

• ASIC 또는 FPGA 설계 환경 및 SoC·FPGA 개발 플로우 경험

• Verilog HDL 및 업계 표준 EDA 도구 실무 경험

우대사항

• Ethernet, PCIe, UCIe 등 네트워크·고속 인터페이스 IP 경험

• SSD 컨트롤러 등 스토리지 관련 IP 설계 경험

• Catapult HLS, Stratus HLS 등 High-Level Synthesis 경험

• RTL, DV, 백엔드 구현을 아우르는 엔드투엔드 설계 플로우 구축 및 SoC 통합 경험

• 설계 워크플로 스크립팅 및 자동화 경험

• 표준 셀 라이브러리, 메모리 모델, 하드 매크로 IP 관리 경험

• DRC, 린팅, CDC, 합성 가능성 검토, RTL 수준 전력 추정 등 QA 플로우 구축 경험

• EDA 도구 버전 평가 및 신규 설계 방법론·기술 검토 경험

마감기한

상시채용