Sr. ASIC Design Engineer

담당업무

• 기능 명세를 바탕으로 전력·면적 요구사항을 충족하는 상세 마이크로아키텍처 명세 작성

• Verilog 또는 SystemVerilog를 활용한 설계 구현

• 기능 커버리지 및 SVA 작성으로 검증 과정의 코너 케이스 결함 탐지 지원

• 최적의 플로어플랜 및 타이밍 클로저를 위한 Physical Design 팀 협업

• 목표 주파수 충족을 위한 RTL 타이밍 문제 확인 및 수정

• 블록의 완전한 검증을 위한 Verification 팀 협업

• 신입 엔지니어 및 인턴 멘토링과 가이던스 제공

필요 역량

• Verilog 또는 SystemVerilog 코딩 역량

• 강한 분석 및 문제 해결 능력

우대사항

• 전기공학 석사 학위

• 대학원 과정 또는 업무를 통한 컴퓨터 아키텍처 및 네트워킹 프로토콜 지식

• 합성·린트 및 최신 EDA 도구 지식

• 우수한 문서 작성 및 구두 의사소통 능력

• Perl 또는 Python 지식

• AI 에이전트 도구 경험

급여

미국 캘리포니아 기준 연봉 USD 158,500~321,000, 기본급 범위이며 실제 제안은 지역·경력·교육 및 기술 수준에 따라 달라질 수 있음. 변동 인센티브 제공 가능

복리후생

• 신체적·재정적·정서적 웰빙을 지원하는 종합 복리후생 제공

• 경력 목표 달성을 위한 개인 및 전문성 개발 프로그램

근무환경

• 하이브리드 근무, 주 평균 2일 사무실 근무

• 열린 소통, 권한 부여, 혁신, 팀워크 및 고객 성공을 중시하는 팀 문화

• 장애 관련 지원이나 합리적 편의가 필요한 경우 지원 또는 면접 단계에서 별도 양식으로 요청 가능

마감기한

상시채용