Recruitment background

[판교 사옥] SoC Design Engineer(전문연구요원) | Telechips

텔레칩스|2026. 8. 18. 게시|
6

공고 요약

경력경력무관
채용 유형병역특례
학력학사
지역경기
마감일채용시마감
출처직행

담당업무

  • RTL 회로 설계 및 ASIC Design Engineer 업무

  • 설계 회로 합성 및 CDC, STA 분석

  • DFT 설계 및 테스트 벡터 생성

  • 차량용 응용 프로세서 설계 실무

  • Chip Architecture 구현 및 IP Integration

  • Chip Top Level Synthesis까지의 설계

지원자격

  • 디지털 시스템 이해

  • Verilog HDL 필수

  • 기타 HDL 활용 선택

  • C 언어 기반 Embedded Processor 코드 개발 역량

우대사항

  • Python 등 Script Language 활용

  • SystemVerilog, System-C 활용

근무환경

  • Role이 명확하게 정의된 업무 환경

  • 그룹 내 유연한 조직 운영

  • 역할 확장 기회

  • 경험 많은 엔지니어의 업무 가이드

근무조건

  • 주 5일 월요일부터 금요일까지 근무

전형절차

  1. 포지션별 상이한 전형 진행

  2. 필요 시 2차 면접 또는 Reference Check 진행

  3. 입사지원서 제출

마감기한

채용시 마감

텔레칩스 지원하기 전 이력서 Check

시간이 없다면 AI와 한번에 수정해보세요

공고 원문

텔레칩스 [판교 사옥] SoC Design Engineer(전문연구요원) | Telechips 채용공고
이런 공고 어때요?
지금 많이 보는 공고

댓글