NPU 설계
공고 요약
담당업무
딥러닝 워크로드 특성을 반영한 NPU 하드웨어 마이크로아키텍처 설계
연산기, Bus, DMA, Buffer, Control 등 NPU 구성 요소 RTL 설계
Compiler 팀과의 협업을 통한 마이크로아키텍처 정의
PPA(Performance, Power, Area)를 고려한 RTL 최적화
SoC 개발팀 및 검증팀과 시뮬레이션·에뮬레이션 RTL 문제 분석 및 해결
Power 및 Area 분석
Silicon Bring-up 단계의 실리콘 수준 NPU 동작 검증 및 실제 환경 문제 해결
실리콘 수준에서 SW 팀과 협업하여 NPU 동작 검증
자격요건
전자·컴퓨터공학 분야 학위
SystemVerilog 또는 Verilog 기반 RTL 설계 경험
마이크로아키텍처 수립부터 전체 RTL 설계까지 IP Full lifecycle 경험
Cadence, Synopsys, Siemens Simulation 및 Debugging 툴을 활용한 RTL 디버깅 경험
LINT, CDC, DFT 등 업계 표준 Sanity check 툴 사용 경험
Logic Synthesis 툴 사용 경험
마감기한
상시채용
현대자동차 지원하기 전 이력서 Check
시간이 없다면 AI와 한번에 수정해보세요
공고 원문
소개
우리 조직은 자율주행 및 로보틱스 분야에 적용되는 고성능 AI 반도체(NPU)의 하드웨어 개발 업무를 수행합니다. 자율주행 및 로보틱스용 AI 워크로드를 동작시키기 위해 아키텍처를 정의하고, 반도체 설계 프로세스에 맞게 RTL을 설계 및 검증하여 NPU 하드웨어를 설계하는 업무를 수행합니다.
주요업무
• 딥러닝 워크로드 특성을 반영한 NPU 하드웨어의 마이크로아키텍처 설계 (연산기, Bus, DMA, Buffer, Control) • Compiler 팀과의 협업을 통한 마이크로아키텍처 정의 • NPU 하드웨어의 RTL 설계 (연산기, DMA, Buffer, Control 등 NPU 구성 요소) • PPA(Performance, Power, Area)를 고려한 최적의 RTL 설계 • SoC 개발팀 및 검증팀과 협업하여 시뮬레이션·에뮬레이션에서 나타나는 RTL 관련 문제 분석 및 해결 • Power 및 Area 분석 • Silicon Bring-up 단계에서 실리콘 수준의 NPU 동작 검증 및 실제 동작 환경에서의 문제 해결 • 실리콘 수준에서 SW 팀과 협업하여 NPU 동작 검증
자격요건
• 전자/컴퓨터공학 분야에서 학사 이상의 학위를 보유하신 분 • 3년 이상의 SystemVerilog 또는 Verilog를 사용한 RTL 설계 경험을 보유하신 분 • 마이크로아키텍처 수립부터 전체 RTL 설계까지 IP의 Full lifecycle 경험을 보유하신 분 • Cadence, Synopsys, Siemens Simulation 툴과 Debugging 툴을 사용한 RTL 디버깅 경험을 보유하신 분 • 업계 표준의 Sanity check(LINT, CDC, DFT) 및 Logic Synthesis 툴 사용 경험을 보유하신 분
우대사항
• 전자/컴퓨터공학 분야에서 NPU 설계 석사 이상의 학위를 보유하신 분 • 3년 이상의 NPU 또는 GPU 등 AI 가속기 전문 기업 또는 관련 기업 근무 경험을 보유하신 분 • 비즈니스 영어 커뮤니케이션 및 영어 문서 작성 역량을 보유하신 분 • NPU 또는 GPU RTL 설계 실무 경험을 보유하신 분 • 실리콘 양산 경험을 보유하신 분 • 기능 안전(ISO 26262) 프로세스에 맞춘 IP 개발 경험을 보유하신 분 • EDA Tools(Cadence Xcelium, Synopsys Verdi, Synopsys Design Compiler, Synopsys VC SpyGlass) 사용 경험을 보유하신 분 • Git 사용 경험을 보유하신 분
혜택 및 복지
자세한 사항은 홈페이지 참조
